СПРАВОЧНИК

ЦИФРОВЫЕ И АНАЛОГОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ



МОСКВА "РАДИО И СВЯЗЬ" 1990 ББК 32.85 Ц75 УДК 621.3.0**49.77.037.37**2 (03)

АВТОРЫ: С. В. ЯКУБОВСКИЙ, Л. И. НИССЕЛЬСОН, В И КУЛЕШОВА, В. А. УШИБЫШЕВ, М. Н. ТОПЕШКИН

Рецензенты: д-р техн. наук Е. М. Сухарев, канд. техн. наук В. Л. Шило

Редакция литературы по электронике

Цифровые и аналоговые интегральные микросхе-**Ц75** мы: Справочник/С. В. Якубовский, Л. И. Ниссельсон, В. И. Кулешова и др.; Под ред С. В. Якубовского. — М.: Радио и связь, 1990. — 496 с.: ил.

ISBN 5-256-00259-7.

Описаны характеристики, иазначение и применение цифровых интегральных микросхем, а также логические функции, реализуемые с их помощью Подробно рассмотрены цифровые микросхемы транзисторно-транзисторной логики, эмиттерносвязанной логики на МОП- и КМОП-структурах. Приведены схемы включения электрические параметры операционных усилителей, компараторов, аналоговых переключателей, усилителей низкой частоты, цифро-аналоговых и аналого-цифровых преобразователей в интегральном исполнении, микросхем для радно- и телевизионных приемников.

Для инженерно-технических работников.

 $\coprod \frac{2302030700-050}{046(01)-90} \ 109-89$

ББК 3285

ISBN 5-256-00259-7

© Якубовский С. В., Ниссельсон Л И., Кулешова В. И. и др. 1989

Предисловие

Со времени выпуска справочного пособия «Аналоговые и цифровые интегральные микросхемы» прошло не так уж много времени. Однако продолжающийся прогресс в проектировании БИС и СБИС и технологии их изготовления обеспечивает устойчивое увеличение функциональной плотности кристаллов. В связи с этим возникла необходимость создания нового справочного издания.

В настоящем справочнике большее внимание уделено одному из самых перспективных направлений микроэлектроники — микропроцессорным комплектам (МПК). Приведен сравнительный анализ перспективных МПК, что позволит читателю осуществить оптимальный выбор элементной базы для конкретных применений. Значительное место занимают технические характеристики и функциональные особенности основных перспективных серий однокристальных микроЭВМ. В этих микросхемах наряду с устройствами обработки информации на одном кристалле размещены оперативные и постоянные запоминающие устройства, генератор, порты ввода/вывода, что позволит потребителю создавать высокопроизводительные контроллеры с минимальным числом микросхем.

Читателю будет интересен обзор этапов развития стандартных цифровых микросхем: вместо старых серий ТТЛ и ТТЛШ приведены микросхемы-аналоги 54/74AS, ALS, FAST; включены серии 1530, 1533, KP1533, 1531, KP1531; описаны новые серии схем ЭСЛ и КМОП 1500, K1500, 1561, 1564; расширена информация о составе серии К561. Более подробно даны характеристики типов ЗУ с объемом памяти до 256К бит. Значительное внимание уделено одному из новых направлений микроэлектроники—

матричным микросхемам.

Наряду с материалом по цифровым микросхемам большой раздел посвящен аналоговым микросхемам.

В разделе по конструктивно-технологическому применению описаны конструкции корпусов микросхем, предназначенные для поверхностного монтажа, и особенности технологии.

Терминология в микроэлектронике, классификация и вопросы конструирования интегральных микросхем

1.1. Развитие терминологии

Микроэлектроника — это область электроники, занимающаяся созданием электронных функциональных узлов, блоков и устройств в микроминиатюрном интегральном исполнении. Ход развития электроники был предопределен резким увеличением функций, выполняемых РЭА, и повышением требований к ее надежности.

Прогресс технологии и схемотехники, позволивший создать новую элементную базу, был в 60—70-х годах столь быстрым, что он не только сместил акценты во многих устоявшихся терминах радиоэлектроники, но и значительно пополнил ее словарный запас. Известная стихийность данного процесса привела ко многим разночтениям понятий и терминов, так как процесс начального развития терминологии шел одновременно на нескольких языках при интенсивном обме-

не информацией между странами.

Упорядочение отечественных терминов и определений в области микроэлектроники было предпринято в 1967 г., когда Международная электротехническая комиссия (МЭК) издала документ (дополнение), включающий определения нескольких общих основополагающих терминов, таких как микроэлектроника, интегральная микросхема и другие, и в связи со значительным расширением сферы применения микросхем возникла необходимость в Государственном стандарте по терминологическим вопросам. Такой стандарт был разработан и утвержден в 1971 г. (ГОСТ 17021—71). Он включал 16 терминов, причем наряду с общими понятиями были даны однозначные определения и для частей микросхем (подложка, корпус).

Термины, определение которых было дано в указанном ГОСТе, пашли свое отражение в технической документации. В 1975 г терминологический стандарт был расширен (ГОСТ 17021—75) в связи с появлением таких новых понятий, как плотность упаковки, степень

интеграции, большая интегральная схема и др.

В 1979 г. был утвержден стандарг СЭВ по терминам и определениям в области микроэлектроники (СТ СЭВ 1623—79) и в 1981 г. в ГОСТ 17021—75 были введены изменения, соответствующие этому документу, касающиеся терминов и определений для микропроцессоров (МП). В 1987 г. в ГОСТ 27394—87 «Микросхемы интегральные заказные и полузаказные» были введены определения терминов, расширяющие понятия кристалл микросхемы, а также микросхем общего назначения, заказных и полузаказных. В 1988 г. с учетом указанных изменений издан ГОСТ 17021—88.

1.2. Терминология в микроэлектронике согласно ГОСТ 17021—88

1.2.1. Микросхемы, элементы, компоненты

Интегральная микросхема — микроэлектронное изделие, выполняющее определенную функцию преобразования, обработки сигнала и (или) накапливания информации и имеющее высокую плотность упаковки электрически соединенных элементов (или элементов компонентов) и (или) кристаллов, которое с точки зрения требований к испытаниям, приемке, поставке и эксплуатации рассматривается как единое целое.

Элемент интегральной микросхемы — это часть интегральной микросхемы, реализующая функцию какого-либо электрорадиоэлемента (например, транзистора, диода, резистора, конденсатора), которая выполнена нераздельно от кристалла или подложки и не может быть выделена как самостоятельное изделие с точки зрения требований к испытаниям, приемке, поставке и эксплуатации. Примеры интегральных элементов, пленочный резистор в гибридной микросхеме, транзистор в полупроводниковой микросхеме.

Компонент интегральной микросхемы — часть интегральной микросхемы, реализующая функции какого-либо электрорадноэлемента, которая может быть выделена как самостоятельное издетие с точки зрения требований к испытаниям, приемке, поставке и эксплуатации. Компонент является частью гибридной микросхемы.

Цифровая интегральная микросхема— микросхема, предназиаченная для преобразования и обработки сигналов, изменяющихся

по закону дискретной функции

Аналоговая интегральная микросхема— микросхема, предназначенная для преобразования и обработки сигналов, изменяющихся го закону непрерывной функции.

1.2.2. Элементы конструкции микросхем

При разработке технической документации или при составлении описаний конструкций микросхем ГОСТ обязывает пользоваться общими терминами (корпус, подложка, плата, пластина, кристал 1), а также некоторыми специальными, которыми определяются особенности внутреннего строения микросхем.

Корпус — часть конструкции интегральной микросхемы, предназначенная для защиты микросхемы от внешних воздействий и для соединения с внешними электрическими цепями посредством выводов. Типы и размеры корпусов микросхем, а также расположение и число их выводов стандартизованы (см. ГОСТ 17467—79).

Подложка — заготовка из диэлектрического материала, предназначенная для ианесения на нее элементов гибридных и пленочных интегральных микросхем межэлементных и (или) межкомпонентных соединений, а также контактных площадок.

Плата — часть подложки (или вся подложка) гибридной интегральной микросхемы, на поверхности которой нанесены пленочные элементы микросхемы, межэлементные и межкомпонентные соединения и контактные площадки.

Полупроводниковая пластина — заготовка из полупроводникового материала, предназначенная для изготовления полупроводниковых интегральных микросхем. При производстве микросхем этим термином называют не только первоначальную заготовку, но и пластину со сформированиыми элементами полупроводниковых микросхем. Этот термин используется в течение всего технологического процесса — от его начала до разделения группового изделня на отдельные кристаллы.

Кристалл — часть пластины, в объеме и на поверхности которой сформированы элементы полупроводниковой микросхемы, межэле-

ментные соединения и контактные площадки.

Базовый кристалл — часть полупроводниковой пластины с определенным набором сформированных элементов, в том числе электрически соединенных и не соединенных между собой, предназначенный для дальнейшего проектирования микросхемы.

Основное отличие термина кристалл от термина базовый кристалл заключается в отсутствии в последнем законченных межэлементных соединений, которые будут выполнены при дальнейшем про-

ектировании.

Базовый матричный кристалл (БМК) — базовый кристалл интегральной микросхемы с регулярным, в виде матрицы, расположением не соединенных и (или) соединенных между собой элементов, без межэлементных соединений. Термины базовый кристалл и базовый матричный кристалл появились значительно позднее, чем вышел ГОСТ 17021—75. Они были введены ГОСТ 27394—87 (см. § 1.3).

Контактная площадка — металлизированный участок на плате или кристалле, или корпусе интегральной микросхемы, служащий для присоединения выводов компонентов и кристаллов, перемычек, а также для конгроля ее электрических параметров и режимов.

Бескорпусная интегральная микросхема — кристалл микросхемы, предназначенный для монтажа в гибридную интегральную микросхему или микросборку. Этот термин в последнее время приобрел большое значение в связи с тем, что такие микросхемы широко применяются при создании микросборок и микроблоков. Если в обычной микросхеме корпус служит для защиты от внешних воздействий, то бескорпусная микросхема такой собственной защиты (по крайней мере, от механических воздействий) не имеет. Для соединения с внешними электрическими цепями бескорпусная микросхема имеет собственные выводы, а ее полная защита обеспечивается кор-

пусом устройства, в которое эта микросхема установлена.

Вывод бескорпусной интегральной микросхемы — проводник, соединенный электрически с контактной площадкой кристалла и механически с его поверхностью. Главным назначением вывода является обеспечение электрического контакта одной из цепей бескорпусной микросхемы при ее соединенни с внешними электрическими цепями. По выводам от бескорпусной микросхемы отводится значительная часть тепла. Выводы бескорпусной микросхемы могут быть жесткими (шариковые, столбиковые, балочные) или гибкими (лепестковые, проволочные). Жесткие выводы могут использоваться для механического крепления бескорпусной микросхемы без ее приклеивания Гибкие выводы бескорпусной микросхемы для механического крепления не применяются.

1.2.3. Простые и сложные микросхемы

В настоящее время стандартизированы количественные и качественные меры определения сложности микросхем. Количественный фактор соответствует порядку числа элементов на кристалле микро-

схемы или в ее корпусе.

В ГОСТ 17021-88 термин степень интеграции интегральной микросхемы определен как показатель степени сложности микросхемы, характеризуемый числом содержащихся в ней элементов и компонентов, причем степень интеграции микросхемы K=lg N, где K — коэффициент, показывающий степень интеграции, значение которого округляется до ближайшего большего целого числа: N — число элементов, в том числе содержащихся в составе компонентов, входящих в интегральную микросхему. В соответствии с этой формулой микпосхема первой степени интеграции содержит до 10 элементов и компонентов, микросхема второй степени интеграции — от 11 до 100 элементов и компонентов. Соответственно микросхема, имеющая в своем составе от 101 до 1000 элементов и компонентов, микросхемой третьей степени интеграции. Аналогично микросхемы, имеющие число элементов и компонентов от 1001 до 10 000, - микросхемы четвертой степени интеграции, а от 10 001 до 100 000 и от 100 001 до 1 000 000 — микросхемы пятой и щестой степеней интегрании и т. л.

Количественную меру сложности цифровых микросхем определяют иногда числом логических элементов (ЛЭ), или вентилей, из которых состоит интегральная микросхема. Под логическим элементом в этом случае понимают устройства, выполняющие операции бу-

левой (погической) алгебры в двоичной системе.

Логический элемент в зависимости от назначения, типа логики, технологии изготовления микросхемы может состоять из различного числа элементов (как правило, от 5 до 15). При качественной оценке понятий сложности микросхем (малая, средняя, большая, сверхбольшая) определения зависят от числа элементов и компонентов, технологии изготовления и функционального назначения микросхем. Взаимное соответствие качественной оценки и числа элементов микросхем представлено в табл. 1.1. Нетрудно отметить, что аналоговые БИС насыщены элементами во много раз меньще, чем цифровые (особенно униполярные).

Микросхема, имеющая время задержки распространения сигнала 2,5 нс/лэ или нижнюю границу рабочего диапазона тактовых частот не менее 300 МГц, называется сверхскоростной интегральной микросхемой (ССИС). При построении РЭА и при выборе ее элементной базы большое значение имсет плотность упаковки. Плотностью упаковки интегральной микросхемы называется отношение числа компонентов и элементов микросхемы, в том числе содержащихся в составе компонентов, к объему микросхемы без учета объема выводов.

1.2.4. Микросборки и микроблоки

Ряд терминов, связанных с применением микросхем, не включен в ГОСТ 17021—88. Однако они определены с целью однозначного их толкования.

Термин микросборка имел в литературе ряд синонимов. По ГОСТ

Сложность ннтегральной микросхемы	Функциональное назначение микросхемы	назначение изготовления	
Малая	Цифровая Аналоговая	Биполярная, ун полярная Биполярная	1100
Средняя	Цифровая * Аналоговая	Униполярная Биполярная Биполярная, ун полярная	1011000 101500 31100
Большая	Цифровая » Аналоговая	Униполярная Биполярная Биполярная, ун полярная	100110 0 00 5012000 101300
Сверхбольшая	Цифровая » Аналоговая	Униполярная Биполярная Биполярная, унг полярная	Более 10 000 Более 2000 Более 300

17021—75 микросборка — это микроэлектронное изделие, выполняющее определенную функцию и состоящее из элементов, компонентов и микросхем (корпусных и бескорпусных), а также других электрорадиоэлементов, находящихся в различных сочетаниях. Это изделие разрабатывается и изготовляется конструкторами РЭА с целью ее миниатюризации. Государственный стандарт не определяет микросборку как корпусное или бескорпусное изделие, т. е. микросборка может иметь или не иметь собственный корпус.

Микроблок — это микроэлектронное нзделие, которое кроме микросборок может содержать интегральные микросхемы и компоненты

Уровень миниатюризации является количественной мерой совокупности технических решений, направленных на эффективное использование объема, массы и потребляемой аппаратурой энергии при обеспечении характеристик, определяющих пригодность ее применения заданному назначению Критериями уровня миниатюризации РЭА являются: соответствие современному техническому уровню микроэлентронных изделий; соответствие применяемых в РЭА изделий современному уровню миниатюризации; эффективность комплексной миниатюризации аппаратуры; техническая совместимость «других» нзделий электронной техники и электротехники с интегральными микросхемами,

1.3. Классификация микросхем

В зависимости от технологии изготовления интегральные микросхемы могут быть полупроводниковыми, пленочными или гибридными. В ГОСТ 17021—88 даются следующие определения этим трем разновидностям микросхем.

Полупроводниковая микросхема — микросхема, все элементы и межэлементные соединения которой выполнены в объеме и на по-

верхности полупроводника.

Пленочная микросхема — микросхема, все элементы и межэлементные соединения которой выполнены только в виде пленок проводящих и диэлектрических материалов. Вариантами пленочных яв-

ляются тонкопленочные и толстопленочные микросхемы.

Различие между тонкопленочными и толстопленочными микросхемами может быть количественным и качественным. К тонкопленочным условно относят микросхемы с толщиной пленок менее 1 мкм, а к толстопленочным — микросхемы с толщиной пленок свыше 1 мкм. Качественные различия определяются технологией изготовления пленок Элементы тонкопленочной микросхемы наносятся на подложку, как правило, с помощью катодного распыления и термовакуумного осаждения, а элементы толстопленочной микросхемы изготавливаются преимущественно методом шелкографии с последующим вжиганием.

Гибридная микросхема — микросхема, содержащая кроме элементов простые и сложные компоненты (например, кристаллы микросхемы полупроводниковых микросхем). Одним из видов гибридной

микросхемы является многокристальная микросхема.

В зависьмости от функционального назначення интегральные микросхемы делятся на аналоговые и цифровые. Аналоговые микросхемы предназначены для преобразования и обработки сигналов, изменяющихся по закону непрерывной функции. Частным случаем этих микросхем является микросхема с линейной характеристнкой, или линейная микросхема. С помощью цифровых микросхем преобразуются и обрабатываются сигналы, изменяющиеся по закону дискретной функции. Частным случаем цифровых микросхем является логическая микросхема, выполняющая операции с двоичным кодом, которые описываются логической алгеброй

Одновременно с понячием БИС в ГОСТ 17021—88 присутствуют два термина: БИС и базовый комплект БИС. Это обстоятельство вызвано необходимостью совместной комплексной разработки и применения БИС, представляющих собой узлы и блоки РЭА. Большие интегральные схемы, составляющие комплект, хотя и выполняют различные функции, но совместимы по конструктивному исполнению и электрическим параметрам. Они позволяют использовать при построении микроэлектронной аппаратуры общие «архитектурные» приемы. Минимальный состав комплекта БИС, необходимый для решения определенного круга аппаратурных задач, называется базовым.

Как отклик на появление микропроцессорной техники в 1981 г. в ГОСТ 17021—88 были введены четыре термина. Микропроцессор определен как программно-управляемое устройство, осуществляющее процесс обработки цифровой информации и управления им. Это устройство изготовлено на основе одной или нескольких БИС.

Микропроцессорной названа микросхема, выполняющая функцию МП или его части. Совокупность этих и других микросхем, совмести-

мых по архигектуре, конструктивному исполнению и электрическым параметрам, названа микропроцессорным комплектом (МПК). По аналогии с базовым комплектом БИС базовым МПК называется минимальный состав такого комплекта, необходимый для построения

основных узлов МП или контроллера.

В последнее время наряду с разработкой микросхем общего назиачения широкое распространение получило создание сложных микросхем, в разработке и организации производства которых принимает участие как предприятие-заказчик, так и предприятие-исполнитель. Распределение работ между этими предприятиями регламентирует ГОСТ 27394—87.

Таким образом, в классификацию интегральных микросхем вводятся новые покятия. ГОСТ 27394—87 устанавливает определение

микросхем общего назначения, заказных и полузаказных.

Заказная интегральная микросхема — микросхема, разработанная на основе стандартных и (или) специально созданных элементов и узлов по функциональной схеме заказчика и предназначенная для определенной РЭА.

Полузаказная интегральная микросхема— микросхема, разработанная на основе базовых (в том числе матричных) кристаллов

и предназначенная для определения РЭА.

К микросхемам определенного функционального назначения, предназначенным для различных видов РЭА, относят микросхемы общего назначения.

1.4. Система условных обозначений микросхем

Аналоговые и цифровые микросхемы разрабатываются и выпускаются предприятиями-изготовителями в виде серий. Каждая серия отличается степенью комплектности и содержит несколько микросхем, которые, в свою очередь, подразделяются на типономиналы. К серии микросхем согласно ГОСТ 17021—88 относят совокупность типов микросхем, которые могут выполнять различные функции, но имеют единое конструктивно-технологическое исполнение и предназначены для совместного применения. Как правило, с течением времени состав перспективных серий расширяется

Тип интегральной микросхемы — интегральная микросхема конкретного функционального назначения и определенного конструктивпо-технологического и схемотехнического решения, имеющая свое
условное обозначение. Под типономиналом интегральной микросхемы понимается микросхема конкретного типа, огличающаяся от
других микросхем того же типа одним или несколькими параметрами,

Группа типов микросхем — совокупность типов микросхем в предетах одной серии, имеющих аналогичные функциональное назначение и принцип действия, свойства которых описываются одинаковым

или близким составом электрических параметров.

Все многообразие выпускаемых серий микросхем согласно принятой системе условных обозначений по конструктивно-технологическому нсполнению делится на три группы полупроводниковые, гибридные, прочие. К последней группе относят пленочные мнкросхемы, которые в настоящее время выпускаются в ограниченном количестве, а также вакуумные и керамические. Указанным группам микросхем в системе условных обозначений присвоены следующие цифры: 1,5—

адресных токов (формирователи напряжения или токов) импульсов прямоугольной формы (ждущие мульгивибраторы, блокинг-генераторы и др.) разрядных токов (формирователи напряжения или токов) прочие импульсов специальной формы Схемы задержки: пассивные прочие активные Схемы вычислительных средств: сопряжения с магистралью синхронязации управления вводом/выводом (схемы интерфейса) контроллеры микроЭВМ специалляированные времязадающие комбиниросалиые микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители разрядности данных) микропропрессорные секции управления памятью микропропрессорные секции управления памятью микропрограммного управления функциональные преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные	Подгруппа и вид микросхем	Обозначе- ние	
ков) импульсов прямоугольной формы (ждущие мульгивибраторы, блокинг-генераторы и др.) разрядных токов (формирователи напряжения или токов) прочие импульсов специальной формы Схемы задержки: пассивные прочие активные Схемы вычислительных средств: сопряжения с магистралью синхронизации управления вводом/выводом (схемы интерфейса) контроллеры микроЭВМ специализированные времязадающие комбиниродзиме микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители разрядности данных) микропроцессорные секции управления памятью микропроцессорные секции управления памятью микропроцессорные секции управления памятью микропроцессорные секции управления памятью микропротраммного управления функциональные преобразователи информации (арифместические, тригономстрические, логарифмические, быстрого преобразования Фурье и др.) минкромалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генерагоры и др.) линейно изменяющихся сигналов прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные	Формирователи:	Λ Λ	
импульсов прямоугольной формы (ждущие мульгивибраторы, блокинг-генераторы и др.) разрядных токов (формирователи напряжения или токов) прочие импульсов специальной формы Схемы задержки: пассивные прочие активные Схемы вычислительных средств: сопряжения с магистралью синхронизации управления вводом/выводом (схемы интерфейса) выбитоллеры микроЭВМ специализированные времязадающие комбинированные времязадающие комбинированные имикропроцессоры управления прочие функциональные расширители (в том числе расширители разрядности данных) микропроцессорные секции управления памятью микропроцессорные секции управления памятью микропроцессорные секции управления памятью микропроцессорные секции управления памятью микропротраммного управления функциональные преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразоватия Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов прочие гармонических сигналов сигна		AA	
токов) прочие импульсов специальной формы Схемы задержки: пассивные прочие активные Схемы вычислительных средств: сопряжения с магистралью синхронизации управления вводом/выводом (схемы интерфейса) контроллеры микроЭВМ специализированные времязадающие комбиниросзимые микропроцессоры управления преобразователи информации управления памятью микропроцессорные секции управления памятью микропротреммного управления (арифметические, тригономстрические, логарифмические, быстрого преобразователи информации прочие гармонических сигналов (в том числе автоколебательные мультивибраторы, блокинг-генерагоры и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные	импульсов прямоугольной формы (ждущие мульги-		
импульсов специальной формы Схемы задержки: пассивные прочие активные Схемы вычислительных средств: сопряжения с магистралью синхронизации управления вводом/выводом (схемы интерфейса) контроллеры микроЭВМ специализированные времязадающие комбинированные микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители разрядности данных) микропросреденые секции управления памятью микропрограммного управления (арифметические, тригонометрические, логарифмические, быстрого преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы БЕ ВЖ ВВ	токов)		
Схемы задержки: пассивные прочие активные Схемы вычислительных средств: сопряжения с магистралью синхронизации управления вводом/выводом (схемы интерфейса) контроллеры микроЭВМ специализированные времязадающие комбинированные времязадающие функциональные расширители (в том числе расширители разрядности данных) микропроцессорные секции управления памятью микропрограммного управления функциональные преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генерагоры и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные			
прочие активные Схемы вычислительных средств: сопряжения с магистралью синхронизации управления вводом/выводом (схемы интерфейса) контроллеры микрольеры микроЭВМ специализированные времязадающие комбинироданные микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители рители разрядности данных) микропроцессорные секции управления памятью микропроцессорные секции управления памятью микропротраммного управления информации (арифметические, тригономстрические, логарифмические, быстрого преобразователи информации (арифметические, тригономстрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные	Схемы задержки:		
Детекторы: активные Схемы вычислительных средств: сопряжения с магистралью синхронизации вводом/выводом (схемы интерфейса) контроллеры микроЭВМ специализированные времязадающие комбинирослишые микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители разрядности данных) микропроцессорные секции управления памятью микропрограммного управлеция функциональные преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные	пассивные		
Схемы вычислительных средств: сопряжения с магистралью синхронизации управления вводом/выводом (схемы интерфейса) контроллеры микроЭВМ специализированные времязадающие комбиниросвиные микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители разрядности данных) микропроцессорные секции управления памятью микропрограммного управления функциональные преобразователи информации (арифметические, тригономстрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генерагоры и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные	•		
сопряжения с магистралью синхронизации управления вводом/выводом (схемы интерфейса) в в в в контроллеры микроЭВМ специализированные времязадающие комбиниросанные микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители разрядности данных) микропроцессорные секции управления памятью в в том числе расширители (арифметические, тригонометрические, логарифмические, быстрого преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы в тельные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) г рямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) г рямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) г рямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) г рямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) г рямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) г рямоугольных сигналов (в том числе автоколебательные идр.) г рямоугольных сигналов (в том числе автоколебательные идр.) г рямоугольных сигналов (в том числе автоколебательные идр.) г рямоугольных сигналов (в том числе расшинательные идр.) г рямоугольных сигналов (в том числе расшинательные идр.) г рямоугольных сигналов (в том числе расшинательные идр.) г рямоугольных сигналов (в том числе автоколебательные идр.) г рямоугольных сигналов (в том числе автоколебательные идр.) г рямоугольные идр.) г рямоугольны	· .	DP	
синхронизации управления вводом/выводом (схемы интерфейса) контроллеры микроЭВМ специализированные времязадающие комбинированные микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители разрядности данных) микропроцессорные секции управления памятью микропрограммного управлеция функциональные преобразователи информации (арифметические, тригономстрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генерагоры и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Петекторы: амплитудные импульсные прочие частотные		ВΔ	
управления вводом/выводом (схемы интерфейса) контроллеры микроЭВМ специализированные времязадающие комбинированные микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители разрядности данных) микропроцессорные секции управления памятью микропрограммного управления функциональные преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные	•		
микроЭВМ специализированные времязадающие комбинированные микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители рители разрядности данных) микропроцессорные секции управления памятью микропрограммного управления информации (арифметические, тригонометрические, логарифмические, быстрого преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные		BB	
специализированные времязадающие комбинированные микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители разрядности данных) микропроцессорные секции управления памятью микропрограммного управления информации (арифметические, тригонометрические, логарифмические, быстрого преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов прочие гармонических сигналов сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные		~-	
времязадающие комбинированные микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители разрядности данных) микропроцессорные секции управления памятью микропрограммного управления функциональные преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генерагоры и др.) линейно изменяющихся сигналов прочие гармонических сигналов сигналов сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные	•		
комбинированные микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители рители разрядности данных) микропроцессорные секции управления памятью микропрограммного управления информации (арифметические, тригонометрические, логарифмические, быстрого преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы ВХ Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов прочие гармонических сигналов сигналов сигналов специальной формы ПС С С С С С С С С С С С С С С С С С С	,		
микропроцессоры управления прерыванием прочие функциональные расширители (в том числе расширители разрядности данных) микропроцессорные секции управления памятью микропрограммного управления функциональные преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные	· · ·		
управления прерыванием прочие функциональные расширители (в том числе расширители раункциональные расширители (в том числе расширители раункциональные секции управления памятью микропрограммного управления функциональные преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные			
функциональные расширители (в том числе расширители разрядности данных) микропроцессорные секции управления памятью микропрограммного управления информации (арифметические, тригономстрические, логарифмические, быстрого преобразователи информации (арифметические, тригономстрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные			
рители разрядности данных) микропроцессорные секции управления памятью микропрограммного управления функциональные преобразователи информации (арифметические, тригономстрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генерагоры и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Пескторы: амплитудные импульсные прочие частотные	прочие	ВП	
микропроцессорные секции управления памятью микропрограммного управления функциональные преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные		BP	
управления памятью микропрограммного управления функциональные преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы ВХ Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные			
микропрограммного управления функциональные преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов сигналов сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные	• •		
функциональные преобразователи информации (арифметические, тригонометрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов прочие гармонических сигналов сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные			
(арифметические, тригономстрические, логарифмические, быстрого преобразования Фурье и др.) микрокалькуляторы Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генераторы и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные			
Генераторы: прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генерагоры и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные	(арифметические, тригонометрические, логарифмиче-	ΦΦ	
прямоугольных сигналов (в том числе автоколебательные мультивибраторы, блокинг-генерагоры и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные		BX	
тельные мультивибраторы, блокинг-генерагоры и др.) линейно изменяющихся сигналов шума прочие гармонических сигналов СССТИНАЛОВ СПОТОВНЕННОВ СПОТОВ СПОТОВНЕННОВ СПОТОВ СТОТОВ СТОТОВ СТОТОВ СТОТОВ СТОТОВ СПОТОВ СТОТОВ СТОТОВ СТОТОВ СТОТОВ СТОТОВ СТОТОВ СТОТОВ СТОТОВ СТ	Генераторы:	17	
шума ГМ прочие ГП ГП ГА ГР ГП ГО ГР ГП ГО ГР ГП ГО ГР	тельные мультивибраторы, блокинг-генерагоры и др.)		
прочие ГП гармонических сигналов ГС сигналов специальной формы ГФ Детекторы: амплитудные ДА ДИ прочие цастотные ДС			
гармонических сигналов сигналов специальной формы Детекторы: амплитудные импульсные прочие частотные ГС ГФ ЛА ДИ ДП ДС	•		
сигналов специальной формы ГФ Детекторы: ДА амплитудные ДА импульсные ДИ прочие ДП частотные ДС	•		
Детекторы: амплитудные	· ·		
амплитудные ДА импульсные ДИ прочие ДП частотные ДС			
импульсные ДИ прочие ДП частотные ДС		1 1200	
частотные ДС	импульсные		
	•	ЛС	
M3200110 1 /100	частотные фазовые	ДФ	

. Подгруппа и вид микросхем	Обозначе- ние
Слемы источников вторичного электропитания:	EB EK
стабилизаторы напряжения	LK
импульсные преобразователи	EM
стабилизаторы напряжения непрерывные	ĔH
прочие	ЕП
схемы источников вгоричного электропитания	EC
стабилизаторы тока	ET
управления импульсными стабилизаторами напря-	ЕУ
жения	
Схемы цифровых устройств:	14.5
арифметическо-логические	ИА ИВ
шифраторы	ИД
дешифраторы	ИЕ
счетчики	ИК ИК
комбинированные	ил
полусумматоры	ИМ
сумматоры	ИП
прочие регистры	ИР
регистры Коммутаторы и ключи:	
напряжения	KH
прочие	КП
тока	KT
Логические элементы:	
И—НЕ	ЛА
И—НЕ/ИЛИ—НЕ	ЛБ
расширители	лд
ИЛИ—̀НЕ	ЛЕ
И	ЛИ
ИИЛИНЕ /ИИЛИ	ЛК
ИЛИ	ЛЛ
ИЛИ—НЕ/ИЛИ	ЛМ ЛН
HE	ЛП
прочие	ЛР
И—ИЛИ— НЕ И—ИЛИ	ЛС
	3.0
Модуляторы: амплитудные	MA
импульсные	МИ
прочие	МП
частотные	MC
фазовые	МΦ
Набор элементов:	
днодов	НД
конденсаторов	HE
комбинированны е	HK
прочие	НΠ

11 pod nister	14071, 1.2
Подгруппа и вид микросхем	Обозначе- ние
резисторов транзисторов функциональные (в том числе матрицы резисторов типа $R=2R$)	НР НТ НФ
Преобразователи: цифро-аналоговые аналого-цифровые длительности умножители частоты аналоговые делители частоты аналоговые синтезаторы частоты мощности напряжения (тока) прочие код—код частоты (в том числе перемножители аналоговых сигналов) уровня (согласователи) делители частоты цифровые	ПА ПВ ПД ПБ ПК ПЛ ПМ ПН ПП ПР ПС
Схемы запоминающих устройств: ассоциативные матрицы постоянных ЗУ ПЗУ (масочные) матрицы оперативных ЗУ прочие ПЗУ с возможностью многократного программирования	PA PB PE PM PII PP
ПЗУ с возможностью однократного программирования ОЗУ ПЗУ с ультрафнолетовым стиранием и электрической	РТ РУ Р Ф
записью информации ЗУ на цилиндрических магнитных доменах (ЦМД) Схемы сравнения: амплитудные (уровня сигналов) по напряжению (компараторы) по времени прочие	РЦ СК СА СВ СП
частотные Триггеры: типа ЈК (универсальные) динамические комбинированные (типа DT, RST и др.) Шмитта типа D (с задержкой) прочие типа RS (с раздельным запуском) типа T (счетные)	CG TB TA TK TA TM TII TP TT

Подгруппа и вид микросхем	Обозначе- ние
Усилители:	
высокой частоты ¹	УВ
операционные	УД
повторители	JЕ
импульсных сигналов ¹	УИ
широкопоосные (в том числе видеоусилители)	УK
считывания и воспроизведения	УЛ
индикации	УM
ни зкой частоты ¹	УН
прочие	УП
промежуточной частоты ¹	УР
дифф е ренциальные ^г	УС
постоянного тока1	УT
Фильтры:	
верхних частот	ΦВ
полосовые	ΦЕ
нижних частот	ΦН
прочие	ФΠ
режекторные	ФΡ
Многофункциональные схемы:	
аналоговые	XA
комбинированные	XK
цифровые	ХЛ
цифровые матрицы ²	XM
аналоговые матрицы	XH
комбинированные (аналоговые и цифровые)	XT
матрицы	1
прочие	XΠ
Фоточувствительные схемы с зарядовой связью:	
линейные	ЦЛ
матричные	ЦМ
прочне	ЦП

Усилители напряження или мощностн (в том числе малошумящие).
 В том числе программируемые матрицы.

7 — полупроводниковые (обозначение 7 присвоено бескорпусным);

2, 4, 8 — гибридные; 3 — прочие микросхемы.


По характеру выполняемых функций в РЭА микросхемы подразделяются на подгруппы (генераторы, модуляторы, триггеры, усилители и др.) и виды (преобразователи частоты, фазы, длительности, напряжения и др.). Классификация микросхем по функциональному иззначению приведена в табл. 1.2. Здесь буквенные обозначения расставлены по алфавиту.

По принятой системе обозначение микросхемы должно состоять из четырех элементов. Первый элемент — цифра, соответствующая конструктивно-технологической группе. Второй элемент — две-три цифры, присвоенные данной серии как порядковый номер разработки. Таким образом, первые два элемента составляют три-четыре цифры, определяющие полный номер серин микросхемы. Третий эле-

мент — две буквы, соответствующие подгруппе и виду (см. табл. 1.2). Четвертый элемент — порядковый номер разработки микросхемы в данной серии, в которой может быть несколько одинаковых по функциональному признаку микросхем. Он может состоять как из одной цифры, так и из нескольких.


Приведем пример условного обозначения полупроводниковой микросхемы — схемы синхронизации МПК с порядковым номером серии 800 и номером разработки микросхемы в данной серии по

функциональному признаку 1



Полное обозначение микросхемы 1800ВБ1.

Пример условного обозначения полупроводниковой микросхемы: ЛЭ И—НЕ с порядковым номером серии 33 и номером разработки микросхемы в данной серии по функциональному признаку 1. Полное обозначение микросхемы 133ЛА1.



В последнее время при четырехзначном номере серии первую цифру порядкового номера серии (или вторую цифру номера серии) устанавливают в зависимости от функционального назначения микросхем, входящих в серию. Так, цифра 0 определяет, что данная серия микросхем предназначена для комплектации бытовой РЭА Цифра 1 присваивается микросхемам аналоговым, цифра 4 — микросхемам ОУ, цифра 5 — сериям цифровых микросхем; цифра 6 — серии микросхем памяти, как оперативной, так и постоянной, цифра 8 — сериям МП.

Иногда в конце условного обозначения добавляется буква, определяющая технологический разброс электрических параметров данного типономинала. Конкретные значения электрических параметров и отличия типономинала друг от друга приводятся в технической документации (например, параметры микросхемы 133.ЛА1А отличают

ся от параметров микросхемы 133ЛА1Б).

Для микросхем, используемых в устройствах широкого применения, в начале обозначения ставится буква К: K133ЛА1, Микросхемы с шагом выводов корпуса 2,54 или 1,27 мм, предназначенные для экспорта, имеют в условном обозначении перед буквой К букву Э

(например, ЭК561ЛС2).

Микросхемам, различающимся только конструктивным исполнением, присваивают, как правило, единое цифровое обозначение серии. Для характеристики материала и типа корпуса перед цифровым обозначением серии могут быть добавлены следующие буквы: Р—пластмассовый корпус тнпа ДИП; А—пластмассовый планарный корпус; М—металлокерамический корпус типа ДИП; Е—металлополичерный корпус типа ДИП; С—стеклокерамический корпус типа ДИП; И—стеклокерамический планарный корпус; Н—керамический «безвыводной» корпус.

В условных обозначениях микросхем, выпускаемых в бескорпусном варианте, перед номером серии добавляют букву Б. Таким образом, бескорпусные аналоги обычной серии 155 обозначаются рыбо. Для бескорпусные микросхем в состав условного обозначения через дефис вводится цифра, характеризующая соответствующую модификацию конструктивного исполнения: с гибкими выводами 1, с ленточными (паучковыми) выводами, в том числе на полиимидном пленке 2; с жесткими выводами 3; на общей пластине (неразделенные) 4; разделенные без потери ориентировки (например, наклеенные на пленку) 5; с контактными площадками без выводов (кристалл) 6 (например, Б533ЛА1-1, Б533ЛА1-2). Самая большая по составу серия К155. Она содержит более 100 типопоминалов.

1.5. Типовые корпуса микросхем

Корпус интегральной микросхемы предназначен для защиты ее от внешних воздействий и обеспечения нормальной работы в течение всего срока службы микросхемы. Для выполнения своего функционального назначения корпус и его конструкция должны отвечать определенным требованиям: обеспечивать необходимую электрическую связь между элементами схемы и выводами; гарантировать электрическую изоляцию между выводами; выполняться из матерналов по возможности наиболее инертных по отношению к химическим агрессивным составляющим окружающей среды (кислороду, влаге, со-

лям); в некоторых случаях должны учитываться возможные электрохимические процессы, такие как коррозия в присутствии электролитов; иметь удобную для печатного монтажа конструкцию по га-

баритам и расположению выводов.

Немаловажно, что назначение корпуса — защищать кристалл микросхемы от влияния света (и по возможности другого внешнего излучения), а также поглощать собственное излучение элементов схемы и служить экраном от внешних магнитных полей (или создавать путь для замыкания магнитного потока)

Конструкция корпуса должна обеспечивать теплоизоляцию кристалла микросхемы, имея достаточную прочность, предохраняющую элементы микросхемы от различных повреждений во время монтажа и эксплуатации, быть технологичной в изготовлении и применении.

Наибольшее распространение получити четыре вида конструктивно-технологического исполнения корпусов микросхем. Металлостеклянный корпус имеет металлическую крышку и стеклянное (или металлическое) основание с изоляцией и креплением выводов стеклом, крышка присоединяется к основанию сваркой или пайкой Металлокерамический корпус располагает металлической крышкой и керамическим основанием, крышка соединяется с основанием свар-

Таблица 1.3

Корпус		Расположение выводов (выводных площадок) относительно		
Тип	Подтип	плоскости основания		
	11	Перпендикулярное, в один ряд		
1	12 Перпендикулярное, в два ряда			
•	13	Перпендикулярное, в три ряда и более		
	14	Перпендикулярное, по контуру прямоугольника		
	21	Перпендикулярное, в два ряда		
2	22	Перпендикулярное, в четыре ряда в шахматном порядке		
3	31	Перпендикулярное, по одной окружности		
ა	32	Перпендикулярное, по одной окружности		
	41	Параллельное, по двум противоположным сторонам		
4	42	Параллельное, по четырем сторонам		
5	51	Перпендикуляриое, для боковых выводных площадок; в плоскости основания для нижних выводных площадок		




Рис 11 Типы корпусов

кой или пайкой. Стеклокерамический корпус снабжен керамическими крышкой и основанием, крышка соединяется с основанием стеклом. Пластмассовый корпус (наиболее дешевый) характерен пластмассовым телом, полученным опрессовкой кристалла и рамки выводов

С увеличением функциональной сложности микросхем увеличивается сложность их многовыводных корпусов Иногда стоимость корпуса превышает стоимость изготовления полупроводникового кристалла (или подложки с пленочными э нементами)

Большую роль в повышении надежности микросхем и микро электронной аппаратуры играет стандартизация конструкций корпу сов В настоящее время в СССР действует ГОСТ 17467—79 «Микросхемы интегральные Основные размеры», устанавливающии требования к формам и размерам корпусов и микросхем.

В соответствии с этим стандартом корпуса могут быть пяти типов (табл 13) На рис 11, а схематично показана конструкция прямоугольного корпуса с выводами, перпендикулярными п юскости основания и расположенными в пределах проекции тела корпуса на плоскость основания (корпус первого типа).

Корпус второго типа (типа ДИП) с прямоугольными выводами, перпендикулярными плоскости основания корпуса и выходящими за пределы проекции тела корпуса на плоскость основания, изобра-

Условное	Габаритные	Размеры	Расстояние м ж ду рядами и расстояние м ж ду рядами выводов, мм	ети-	Нал металл	
обозначение корпуса по ГОСТ 17467—7Э	размеры корпуса, мм (номиналіное значение)	ры корпуса, монтажной оминальное площадки.		Метод гермети зации	на мон тажной площадке	на тлоско сти осно вания
	Me	га 1 10стеклянны	ie			
1203 15-1 1203.15-2 1203 15-3 153 15-2 155 15-2 157 29-1 301 8-2	$\begin{array}{c} 19.5 \times 14 \ 5 \times 5,0 \\ 19.5 \times 14,5 \times 4,0 \\ 19.5 \times 14,5 \times 3,2 \\ 22 \times 19.5 \times 5 \\ 29.5 \times 19.5 \times 5 \\ 39 \times 29 \times 5 \\ 9.5 \times 19.5 \times 5 \\ 4.6 \times 13.5 \end{array}$	$\begin{array}{c} 14 \times 6, 2 \\ 14 \times 6, 2 \\ 14 \times 6, 2 \\ 14 \times 6 & 2 \\ 15, 7 \times 16, 8 \\ 16, 8 \times 23, 2 \\ 34 \times 20 \\ \emptyset 3, 0 \end{array}$	10 10 10 17,5 25 28,5	Сварка		- - - - -
302 8-1	Ø9,5 6,5×13,5	Ø3,0	_	»	+	-
301 14-3* 401 12-1 401 14 4* 401 14-5	39×25×7,5 10×6,5×2,3 10×6,5×2,3 10×6,7×1,97	♥8 4,9×2 4,9×2 4,9×2 4,9×2	=======================================	» Пайка » Сварка	+ + +	- - + +
		ал локера чичесь		Change		
201 8-1 201 14-10 201 A 16 1 201 16 8 201 16 13 201 16 17 238 18 1 2104 18-2 2140 20-4 21(-A 22-1 2108 22-1 2108 22-1 2108 24-1 2120 24 1 2121 28-2 2121 28-2 2121 28-3 2121 28-6 212 32-1 212 32-4 2123 40-6 2126 48-1 2207 48-1 244 48 11	$ \begin{bmatrix} 19,2\times7&3\times5.0\\ 19,2\times7&3\times5&0\\ 19,2\times7&3\times5&0\\ 19,0\times7,3\times5.0\\ 19,0\times7,2\times5&15\\ 19,2\times7&2\times5.0\\ 21,92\times7,3\times5&0\\ 21,92\times7,3\times5&0\\ 21,92\times7,3\times5&0\\ 27,9\times9,8\times5.0\\ 27,5\times9,8\times4.7\\ 29&5\times14,7\times4,63\\ 29&1\times14,7\times4,63\\ 29&1\times14,7\times4,63\\ 35\times14&76\times4&4\\ 35\times14,76\times4&4\\ 35\times14,76\times4&4\\ 35\times12&14\times5&0\\ 39&5\times12&14\times5&0\\ 39,5\times12&14\times5&0\\ 49,7\times14,7\times4&6\\ 50,1\times14&7\times4&6\\ 50,1\times12,8\times3,2\\ 30,78\times16&26\times3\\ \end{bmatrix} $	5 × 3 6 × 5 5 × 3 4 × 4 × 2 · 2 7 × 3 · 5 5 × 5 × 7 7 × 3 · 5 5 × 4 8 × 5 7 5 × 7 · 5 4 · 5 × 5 5 × 5 7 5 × 7 · 5 6 × 5 7 5 × 7 · 5 7 · 5 × 7 · 5 6 × 5 7 · 5 × 7 · 5 7 · 5 × 7 · 5 6 × 5 7 · 5 × 7 · 5 7 · 5 × 7 · 5 6 × 5 7 · 5 × 7 · 5 7 · 5 × 7 · 5 6 × 5 7 · 5 × 7 · 5 8 · 5 · 5 7 · 5 × 7 · 5 8 · 5 · 6 × 5	7.5 7.5 10 7.5 7.5 7.5 7.5 7.5 7.5 7.5 10.0 15.0 15.0 15.0 15.0 15.5 12.5 15 15	CBADKA ** ** ** ** ** ** ** ** **	+++++++++++++++++++++++++++++++++++++++	+
2136 64-1 4112 16-1 4112 16-2 4112 16-3 4112 16 13 01 4112 16 15 01 402 16-21 402 16-23 402 16-23 402 16-32 402 16-33 427 18 1 427 18 2 4153 20-1 01 4153 20-1 02 4153 20-2 01 4153 20-2 02	$\begin{array}{c} 80\!\times\!19.7\!\times\!7.2\\ 12\!\times\!9.4\!\times\!2.6\\ 12\!\times\!9.4\!\times\!2.6\\ 12\!\times\!9.4\!\times\!2.6\\ 12\!\times\!9.4\!\times\!2.6\\ 12\!\times\!9.5\!\times\!2.95\\ 12\!\times\!9.5\!\times\!3.12\\ 11.5\!\times\!9.3\!\times\!2.5\\ 11.5\!\times\!9.3\!\times\!2.5\\ 11.5\!\times\!9.3\!\times\!2.5\\ 11.5\!\times\!9.3\!\times\!2.5\\ 11.5\!\times\!9.3\!\times\!2.5\\ 11.5\!\times\!9.3\!\times\!2.5\\ 11.5\!\times\!9.3\!\times\!2.5\\ 12.5\!\times\!12\!\times\!3.21\\ 12.5\!\times\!12\!\times\!3.21\\ 12.5\!\times\!12\!\times\!3.21\\ 13\!\times\!12\!\times\!2.99\\ 13\!\times\!12\!\times\!3.03\\ 13\!\times\!12\!\times\!3.03\\ 13\!\times\!12\!\times\!3.03\\ \end{array}$	7,5×7,5 5,5×4,5 5,5×4,5 5,5×4,5 5,5×4,5 3×3 3×3 3×3 5,1×3 1 5,1×3,1 4×3 2 4×3 2 7,2×6,2 7,2×6,2 7,2×6,2 7,5 6×4,6 6×4,6 6×4,6	25 22 5 	» » » » » » » » » » » » » » »	+ + + + + + + + + +	+++++

			11/	ооолж	enue Iu	UN 1.4
Условное	Габаритны	Размеры	меж- вы-	ети-	Нал металл	
обозначение корпуса по ГОСТ 17467—79	гаодрагный размеры корпуса, мм (иоминальное значение)	монтажной площадки, мм	Расстояние ду рядами водов, мм	Метод гермети зации	иа мон- тажной площадке	иа плос- кости ос- нования
4153 20-3 0I 4117 22-1 4117 22-2 0I 4117 22-4 02 4118 24-1 4118 24-2 4118 24-2 4118 24-3 4131 24-3 4131 24-3 4131 24-3 4131 28-1 4119 28-3 02 4119 28-3 02 4119 28-3 01 4119 28-3 02 4119 28-6 4119 28-8 4119 28-8 4119 28-8 4122 40-3 01 4122 40-3 01 4122 40-3 01 4122 40-3 01 4122 40-3 42-1 4123 42-1 4138 42-1 4138 42-1 4138 42-1 4138 42-1 4138 42-1 4135 54-1 4135 54-1 4135 54-1 4135 54-1 4135 64-1 4136 64-1 4137 64-1 4138 42-1 4139 64-1 4130 64-1 4131 64-1 4132 64-1 4135 64-1 4136 64-1 4137 64-1 4138 42-1 4139 64-1 4130 64-1 4131 64-1 4132 64-1 4134 64-1 4135 64-1 4136 64-1 4137 64-1 4138 42-1 4139 64-1 4130 64-1 4131 64-1 4132 64-1 4133 64-1 4136 64-1 4137 64-1 4138 64-1 4139 64-1 4130 64-1 4130 64-1 4131 64-1 4132 64-1 4133 64-1 4136 64-1 4137 64-1 4138 42-2 4139 64-1 4139 64-1 4130 64-1 4140 62-2 4140 70 70 70 70 70 70 70 70 70 70 70 70 70	13×12×3,21 15×12×3,21 14,5×12×3,21 14,5×12×3,21 14,5×12×3,2 15,4×12×3,2 15,4×12×3,2 15,75×19,5×2,97 15,75×19,5×2,97 15,75×19,5×2,97 15,75×19,5×2,97 15,75×19,5×2,97 15,75×19,5×2,97 16,75×12,75×3,03 18,25×12,75×3,26 18,3×12,7×3,46 25,75×12,75×3,25 25,75×12,75×3,25 25,75×12,75×3,25 25,75×12,75×3,25 25,75×12,75×3,25 25,75×12,75×3,25 26,62×16,74×3,13 26,62×16,74×3,13 26,62×16,74×3,13 26,62×16,74×3,13 26,62×16,74×3,13 26,62×16,74×3,13 26,62×16,74×3,13 26,62×16,74×3,13 26,62×16,74×3,13 26,5×19,5×2,97 26,5×19,5×2,97 26,5×19,5×2,97 26,5×19,5×2,97 26,5×19,5×2,97 26,5×19,5×2,97 26,5×19,5×2,97 26,5×19,5×2,97 26,5×19,5×2,97 26,5×19,5×2,97 26,5×19,5×2,97 26,5×19,5×2,9 26,5×10,5×3,1 30,1×12,6×3,2 33,1×12,6×3,2 34,2×15,6×3,2 36,2×15,6×3,3 36,2×15,6×3,2 36,2×15,6×3,2 36,5×6,5×2,9 6,5×6,5×2,9 6,5×6,5×2,9 6,5×6,5×2,9 9,2×7,6×2,9 9,2×2,0×2,9 12,5×12,5×2,9 12,5×12,5×2,9 12,5×12,5×2,9	7.9×5,2 7.2×6,2 7.2×6,2 7.2×6,2 5×4 5×5 5×5 10.7×8,3 7.5×7.5 5×5 6.8×6,8 10×75;1 6×5 6,8×6,8 10×75;1 6×5 6,8×6,2 7.2×7 10.7×8,3 10,7×8,3 10,7×8,3 11×11 7.5×7,7×7,5 7.5×7,5 7.		CBapka > > > > > > > > > > > > >	++ + + + + + + + + + + + + + + + + + + +	

Условное	Габаритные	Размеры	Размеры	Размеры	ге меж и мм	ети-	Налі металл	
обозначение корпуса по ГОСТ 17467—79	размеры корпуса мм (номинальное значение)	монтажной площадки мч	Расстояние ду рядами выгодов, му	Метод гермети- зации	на мон тажной площадке	на плоско сти осно вания		
H16 48 1B H16 48 2B H18 64 1B H18 64 2B H23 16-1B	14 2×14 2×2,9 14,2×14 2×2,9 18 3×18 3×2,9 18 3×18 3×2,9 12,3×8,3 ×2,9	8,5×8,5 8,5×8,5 8,5×8,5 8,5×8,5 8,0×3,8	-	Сварка » » » »	- + + +			
	Сте	к 10 кера мическі	·e		, ,			
2102 14-2	19,5≻6 7×5 €	3,0×2,0	7,5	Пайка стеклом	-	-		
2102 14 3 201 14-8 201 14-9 2103 16 3 2103 16-4 2103 16 14 201 16 5	19,5×6 7×5 6 19 5×6 5×5 5 19,5×6 5×5 5 19,5×6 7×5,5 19,5×6 7×5 5 19,5×6,7×5,88 19,5×6,5×5 3	$3,0 \times 2,0$ $3,5 \times 2,5$ $3,5 \times 2,5$ $3,0 \times 2,0$ $3,0 \times 2,0$ $7,5 \times 3,1$ $3,5 \times 2,5$	7,5 7,5 7,5 7,5 7,5 7,5 7,5	» » » » » »	+ + + +			
201 16 6 2104 18 8 2107 18 5 01 2107 18 5 02 239 24 4 2120 24 12 02 2120 24-14 2120 24-21	19,5×6,5×5,5 21,9×5 88 21,9×5 3 21,9×5 3 30,7×5,5 31×6 25 30,7×5,8 30,6×6,0	3,5×2,5 8,2×3,8 3,8×2,8 3,8×2 8 6,°×5,0 7,5×6,5 5,9×4,5 7,5×6,5	7,5 7,5 — 15,0 15,0 15,0 15,0	> > > > > >	++++++			
2121 28-14 2121 28 15 2207 48 3 4105 14 1 4105 14-2 4106 16-2 4106 16-3 4106 16-4	36,5×5 8 36,5×6,25 30,7×5 5 9,8×6,5×2,2 9,8×6,5×2,2 9,8×6,5×2,2 9,8×6,5×2,2 9,8×9 8×2,5	5,9×4,9 7,5×6,5 7,5×3,1 2,9×1,9 3,2×2,2 2,9×1,9 2,9×1,9 4,1×4 1	15,0 15,0 15,0 ————————————————————————————————————	» » » » » »	+++++++++++++++++++++++++++++++++++++++			
4108 16-1 4108 16-2 4112 16-17 4112 16 39 4112 16 19 01 4116 18-2 4116 18 3 4116 18 6	9,8×6,5×2,5 9,8×6,5×2,5 9,8×9,8×2,5 9,8×9,8×2,5 9,8×9,8×2,5 9,8×9,8×2,5 9,8×9,8×2,5 9,8×9,8×2,5	3,2×2,2 3,2×2,2 4,1×4,1 4,8×4 8 4 8×4,8 4,1×4,1 4,1×4,1 4,7×4,7	- - - - -	» » » » »	-+ +- +- +- +-			
4116 18-6.01 4116 18-7 4153 20-4 4114 24-1 4114 24-2 4114 24-3 4204.24-2 4204 24-2 01	9,8×9,8×2,5 9,8×1,8×3,0 12,5×12,0×3,0 14,8×9,8×3,0 15×9,8×3,0 9,8×9,8×2,5 9,8×9,8×2,5	4,7×4,7 5,0×5,0 6,6×6,6 4,1×4,1 4,1×4,1 4,1×4,1 5,2×5,2 5,2×5,2	-	>> >> >> >> >> >> >> >> >> >> >> >> >>	+ + + + + + + +	+		
]			l	J Į			

^{*} К применению в новых разработках не разрешены *В данном корпусе размещены четыре монтажные площадки 0.7×0.7


жен на рис. 1.1, б, а круглый корпус с выводами, перпендикулярными основанию корпуса и расположенными в пределах проекции тела корпуса на плоскость основания (корпус третьего типа), — на рис. 1.1, в. Прямоугольный корпус с выводами, расположенными параллельно плоскости основания и выходящими за пределы проекции его тела на плоскость основания (корпус четвертого типа), приведен на рис. 1.1. г.

Корпуса пятого типа — прямоугольные плоские «безвыводные» (за рубежом подобные корпуса называют «кристаллоносителями). Электрическое соединение микросхемы, размещенной в таком корпусе, осуществляется с помощью металлизированных конгактных

площадок по периметру корпуса (рис. 1.1, ∂).

Государственным стандартом 17467—79 каждому типоразмеру микросхем в соответствующих корпусах установлены конкретные миниальные и максимальные размеры и нормы. Систему условных обозначений корпусов, состоящую из четырех элементов, определяет ГОСТ 17467—79. Первый элемент — это две цифры, первая из которых определяет тип корпуса и его подтип (расположение выводов относительно плоскости основания, см. табл. 1.3). Второй элемент — две цифры, обозначающие порядковый номер типоразмера. Третий элемент — цифровой индекс, определяющий действительное число выводов корпуса. Четвертый элемент — порядковый регистрационный номер.

Приведем пример условного обозначения корпуса четвертого типа с 14 выводами, расположенными по двум противоположным сторонам корпуса второго типоразмера с регистрационным номером 3.



Характеристики металлостеклянных, металлокерамических и стеклокерамических корпусов для микросхем приведены в табл. 1.4.

Глава 2.

Цифровые интегральные микросхемы

2.1. Назначение и применение

Цифровые микросхемы представляют собой электронные устройства, позволяющие строить практически все узлы и блоки ЭВМ, в которых обрабатываемая информация представлена в виде двоч

миных чисел. Переменные величины и функции от них, которые могут принимать только два значения 0 и 1, называются соответственно логическими переменными и логическими функциями. Свойства логических функций изучает алгебра логика, а устройства, реализующие логические функции, называются логическими или цифровыми. В основе цифровых микросхем, выпускаемых многомиллионными сериями, находятся простейшие комбинационные цифровые элементы, потенциальные, импульсные, импульсно-потенциальные. Наиболее широкое распространение получили потенциальные логические элементы (ЛЭ). Для них характерно наличие связи по постоянному току между входами и выходами схем Схемотехническая реализация потенциальных цифровых микросхем осуществляется на основе ряда типовых базовых ЛЭ.

Рассмотрим логические функции, реализуемые с помощью ЛЭ, включенных в состав серий цифровых микросхем и получныших наиболее широкое применение для построения узлов ЭВМ и устройств

лискретной автоматики [1].


2.2. Логические функции, реализуемые с помощью цифровых микросхем

Простейшей логической функцией является функция НЕ (логическое отрицание или инверсия), которая записывается как Y(X) == Х. В электронных схемах отрицание реализуется с помощью ключевого элемента НЕ, построенного на усилительном приборе. Сигналы на выходе ключа инвертируются в зависимости от значений входных сигналов. По виду реализуемой логической функции базовые ЛЭ могут быть разделены на простейшие элементы одноступенчатой (И. ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ) и двухступенчатой (И-ИЛИ, И-ИЛИ-НЕ) логики. Следует отметить, что все потенциальные цифровые элементы могут работать в двух логических режимах. Если за «1» принят высокий уровень сигнала, имеет место «положительная логика» работы элемента ИЛИ—НЕ. Если за «1» принят низкий уровень сигнала, получаем «отрицательную логику» работы элемента И-НЕ [1]. Как правило, паспортное обозначение ЛЭ соответствует функции, реализуемой для «положительной логики». Существуют цифровые ключи с тремя выходными состояниями (тристабильные). Выходной каскад такой схемы переводится в третье состояние «Разомкнуто», если по специальному входу управления подана команда [2].

На основе цифровых элементов одно- и двухступенчатой логики могут быть построены сложные функциональные узлы: комбинаторные схемы (например, сумматоры, мультиплексоры) и схемы с памятью (триггеры, счетчики, регистры). Все современные серии цифровых микросхем, как правило, включают различные типы триггеров, представляющих устройство с двумя устойчивыми состояниями, содержащее запоминающий бистабильный элемент (собственно триггер) и схему управления [3]. Наиболее широкое распространение получили триггеры типов R S, D и JK [1].

Триггер RS-типа имеет два информационных входа R и S. При S=1 (единичный вход) и R=0 (ну ввой вход) на выходах триггера появляются сигналы: на прямом выходе Q=1, на инверсном Q=0. При S=0 и R=1 выходные сигналы триггера принимают противоно-

Элемент (схема)	Выполняемая функция	Номер ри с унка
НЕ (инвертор)	$Y=\overline{X}$	1
И (конъюнктор)	Y=X1X2	2
И—НЕ (штрих Шеффера)	$Y = \overline{X1X2}$	3
ИЛИ (дизъюнктор)	Y=X1+X2	4
ИЛИ—НЕ (стрелка Пирса)	$Y = \overline{X1 + X2}$	5
И—ИЛИ (схема на основе элементов И—НЕ)	Y=X1X2+X3X4	6
И—ИЛИ—НЕ (схема на основе элементов И—НЕ)	$Y = \overline{X1X2} + \overline{X3X4}$	7
и—или—не	$Y = \overline{X1X2} + \overline{X3X4}$	8
Асинхронный триггер (входы в груп- пах R и S связаны по логике И)		9
ЈК-триггер, построенный по принципу двухступенчатого запоминания информации (входы в J- и K-группах связаны по логике И)		10
D-триггер с управляющим входом и входами R (установка «0») и S (установка «1»)	_	11
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	X1 1 Y X2 Puc, 4	$\frac{X1}{X2}$ $\frac{1}{Y}$ $\frac{Y}{Puc.5}$
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	T Y	



ложные состояния (Q=0, $\overline{Q}=1$). Этот триггер не имеет тактового входа. При одновременном поступлении сигнала «1» на входы R и S выходные сигналы триггера не определены, поэтому в устройствах на основе RS-триггера необходимо исключать режим, при котором оба сигнала R и S равны единице. Триггер RS используется как устройство памяти в других типах триггеров.

Среди триггеров D-типа наибольшее распространение получили тактируемые триггеры, которые имеют информационный вход D и вход синхроннзации С (тактовый). Различают два вида D-триггеров: триггер-защелку и триггер, синхронизируемый фронтом. В первом информация блокируется при высоком уровне сигнала даже в том случае, если сигнал на информационном входе D изменяется. После перехода сигнала с высокого уровия на низкий выходное состояние триггера повторяет уровень информационного сигнала D. В D-триггере второго вида информация фиксируется в тот момент, когда тактовый сигнал меняет низкий уровень на высокий [2].

Триггер ЈК-тина имеет два информационных входа Ј и K н тактовый вход синхронизации. В отличие от триггера RS-типа, при условии $J=1,\ K=1,$ он осуществляет инверсию предыдущего состояния (т. е. переключается в новое состояние при одновременном поступлении $J=1,\ K=1$).

Кроме функциональной классификации триггеры могут различаться по способу записи информации [1]. Они могут быть асинхронные, когда запись информации осуществляется непосредственно с поступлением информационного сигнала, и тактируемые, когда запись информации производится только при подаче разрешающего тактирующего импульса (поступающего на специальный тактовый вход). Срабатывание триггера может происходить одновременно с поступлением тактирующего сигнала или после окончания его действия

Условные обозначения (функциональные схемы) ЛЭ и триггеров, входящих в состав серий, получивших наиболее широкое распространение, и примеры реализации с помощью ЛЭ различных функций приведены в табл. 2.1.

2.3. Классификация и основные электрические параметры цифровых микросхем

Развитие микроэлектроники способствовало появлению малогабаритных, высоконадежных и экономичных вычислительных устройств на основе цифровых микросхем. Требование увеличения быстродействия и уменьшения мощности потребления вычислительных средств привело к созданию серий цифровых микросхем. Серия представляет собой комплект микросхем, имеющих единое конструктивно-технологическое исполнение. За 30 лет развития цифровых микросхем базовые электронные ключи развивались в следующей последовательности: резистивно-транзисторная логика (РТЛ), резистивно-емкостная транзисторная логика (РЕТЛ), диодно-транзисторная логика (ДТЛ), транзисторно-транзисторноя логика (ТТЛ), эмиттерно-связанная логика (ЭСЛ), транзисторно-транзисторная логика (И²Л). В этих обозначениях словом «логика» заменяется понятие «электронный ключ».

Наряду с биполярными схемами широкое распространение получили цифровые микросхемы на МОП-структурах (на транзисторах р- и п-типов с обогащенным каналом. КМОП-схемы на дополняющих транзисторах). Серии РТЛ, РЕТЛ и ДТЛ хотя и продолжают вытускаться промышленностью, но используются только для комплектации серийной РЭА и не применяются в новых разработках. Нанботее широкое распространение в современной аппаратуре получили серии микросхем ТТЛ, ТТЛШ, ЭСЛ и схемы на МОП-структурах. Опыт показал, что эти цифровые микросхемы отличаются лучшими электрическими параметрами, удобны в применении, имеют более высокий уровень интеграции и обладают большим функциональным разнообразием. Так, в состав серии К155 входит 103 микросхемы, различные по функциональному назначению, числу входов и нагру-

Таблипа 2.2

Серия	Число микросхем в серин ¹	Назначение
133 KM133 M133 H133 155 K155 KM155 559 KP559 KM559 M559	78 20 6 22 89 103 91 6 12 7	Построение узлов ЭВМ и устройств дискретной автоматики среднего быстродействия (до 500 тыс. on./c)

Серия	Число микросхем в серии ¹	Назначение			
134	44	Построение узлов ЭВМ и устройств дис-			
KP134	13	кретной автоматики с малым потребление мощности (до 250 тыс. оп./с)			
1530	3	Построение быстродействующих узлов ЭВМ			
KP1530	1	и устройств дискретной автоматики (до 106 оп./с)			
H530	27				
530	58				
KP531	66				
K555	98				
KM555	53				
KP556	15				
K556	6				
556	7				
H556	4	Построение узлов ЭВМ и устройств днс-			
M556	5	кретной автоматики с высоким быстродейст-			
P556	4	вием и малой потребляемой мощностью (до			
533	102	10 ⁶ оп./с)			
M533	45				
H533	50				
KA533	7				
KP1531	11				
KP1533	4				
1533	56				
K1533	4				
KP541	4				
100	50				
500	5 1	Построение вычислительных комплексов			
K500	60	высокого быстродействия (до 10 ⁷ оп./с)			
K1500	36				
1500	33				
193	8				
H193	3				

Серия	Число мнкросхем в серии ¹	Назна чение
K176	30	
K561	43	Построение малогабаритных устройств циф ровой автоматики и вычислительной те хни ки с малым потреблением мощности
5 64	60	
H564	40	
537	19	
KP537	17	
KP188	2	
KP1561	25	
1564	3)	

¹ Данные на 1987 г.

зочной способности. Перспективные серии цифровых микросхем, предназначениые для применения в аппаратуре промышленного и бытового назначения, перечислены в табл. 2.2. Можно выделить три этапа развития микросхем, входящих в состав стандартных серии для создания цифровых устройств различного назначения.

I этап (1969—1975 гг.) В состав стандартных серий входили микрос\емы малой степени интеграции, выполнявшие простейшие ло-


гические функции, например серия К155.

II этан (1976—1980 гг.). Появились серии с улучшенными характеристиками, такие как 531, 555, 500, К561, К1561 и другие, что привело к ограниченному применению серии 131, 158, 137, 187.

I:I этап (1981—1987 гг.). Разработка микросхем большой стенени и итеграции, микропроцессорных комплектов (см. гл. 3), ЗУ, полу-

заказных БИС на основе матричных кристаллов (см. гл. 4).

Основиые электрические параметры базовых ЛЭ определяют характеристики практически всех микросхем, входящих в состав конкретной серии, и определяют возможность совместной работы микросхем разных серий в составе аппаратуры. К таким параметрам относятся быстродействие, потребляемая мощность ($P_{\text{пот}}$); помехоустойчивость $U_{\text{пом}}$; коэффициент разветвления по выходу (нагрузочияя способность) $K_{\text{раз}}$; коэффициент объединения по входу $K_{\text{об}}$ Быстродействие определяется динамическими параметрами цифровых микросхем, к которым относятся: $t^{1,0}$ — время перехода из состояния низкого уровня в состояние высокого уровня; $t^{1,0}_{\text{эдр}}$ — время задержки распространения при включении; $t^{1,0}_{\text{эд}}$ — время задержки распространения при выключения; $t^{0,1}_{\text{эдр}}$ — время задержки распространения при выключении; $t^{1,0}_{\text{эдр}}$ — среднее время за






рис. 2.1. Уровни отсчета, относительно которых определяются динамические параметры

Рис. 2.2. Передаточные характеристики элемента НЕ, предельные для семейства передаточных характеристик, полученных при различных температурах

держки распросгранения сигнала; t_n — длительность импульса; f_p — рабочая частота. Среднее время задержки распространения $t_{3\pi p c \, p}$ = $=0.5 \left(t_{3\pi p}^{1.0}+t_{3\pi p}^{0.1}\right)$ является усредненным параметром быстродействия, используемым при расчете временных характеристик последовательно включенных цифровых микросхем. В справочных данных начболее часто приводятся следующие динамические параметры цифровых микросхем: $t_{3\pi}^{1.0}$, $t_{3\pi}^{0.1}$ и $t_{3\pi p}^{1.0}$, $t_{3\pi p}^{0.1}$. На рис. 2.1 показаны уровни отсчета, относительно которых определяются указанные динамические параметры.

Потенциальные ЛЭ при работе в составе цифрового устройства могут находиться либо в статическом режиме (в состоянии «0» или «1»), либо в динамическом (переходной процесс). В зависимости от вида технологии, по которой выполнены ЛЭ, мощность, потребляемая от источника питания, различна для каждого состояния. Одни элементы потребляют большую мошность в статическом режиме, которая лишь незначительно увеличивается в момент переключения, другие, наоборот, характеризуются значительным возрастанием потребляемого тока во время переключения. Средняя потребляемая мощность логических элементов в динамическом режиме

$$P_{\text{notep}} = 0.5 \left(P_{\text{not}}^0 + P_{\text{not}}^1 \right),$$

где P_{not}^0 — мощность, потребляемая микросхемой при выходном состоянии «0», P_{not}^1 — мощность при выходном состоянии «1».

Логические элементы с возрастающим потреблением в динамическом режиме кроме статической средней мощности характеризуются мощностью, потребляемой на максимальной частоте переключения, когда во много раз возрастают токи в цепях питания. Примером таких схем являются микросхемы КМОП, которые потребляют микроамперные токи питания, если нет переключающих сигналов. Допустимый предел статической помехоустойчивости ЛЭ ограиичивает

уровень входного напряжения, которое еще не вызывает ложиото

срабатывания.

В статическом режиме различают статическую помехоустойчивость по низкому $U^0_{\text{пом}}$ и высокому $U^1_{\text{пом}}$ уровням. Значения $U^0_{\text{пом}}$ н $U^1_{\text{пом}}$ определяют с помощью передаточных характеристик на рис. 2.2. Как видно из рисунка, параметр $U'_{\text{пом}}$ определяется как разность минимального напряжения высокого уровня $U^1_{\text{вхтіп}}$ и напряжения в точке перегиба верхней кривой (точка В). Параметр $U^1_{\text{поу}}$ определяется как разность напряжения в точке перегиба нижней кривой (точка A) и максимального напряжения низкого уровня $U^0_{\text{вхтах}}$. Для более полной оценки помехоустойчивости схемы наряду с

Для более полной оценки помехоустойчивости схемы наряду со статической необходимо учитывать динамическую помехоустойчивость. Помехоустойчивость в динамическом режиме зависит от длительности, амплитуды и формы сигнала помехи, а также от запаса статической помехоустойчивости и скорости переключения ЛЭ.

Коэффициент разветвления по выходу (нагрузочная способность) $K_{\text{раз}}$ определяет число входов аналогичных элементов, которое чожет быть без нарушения работоспособности подключено к выходу предыдущего ЛЭ. С увеличением нагрузочной способности расширяются возможности применения цифровых микросхем и уменьшается число корпусов в разрабатываемом цифровом устройстве. Однако при этом ухудшаются некоторые параметры цифровых ИС: снижаются быстродействие и помехоустойчивость и возрастает потребляемая мощность

В состав ряда серий цифровых микросхем наряду с основными, имеющими нагрузочную способность $K_{\text{раз}}{=}4...10$, включаются мощные буферные элементы с $K_{\text{раз}}{=}20...30$. Это позволяет при проектировании цифровых устройств уменьшить число используемых корпусов микросхем и потребляемую мощность. Необходимо отметить, что нагрузочные входы микросхем РТЛ и РЕТЛ потребляют ток с выхода нагружаемого элемента, а микросхемы ДТЛ и ТТЛ в одном логическом состоянии («0» или «1») отдают ток в нагрузку, а в другом потребляют его от нагрузки. Для МОП-микросхем нагрузка имеет емкостиый характер.

Коэффициент объединения по входу K_{05} определяет максимальное число входов цифровых микросхем. Различают коэффициенты объединения по входу $H(K_{05H})$ и по входу H(H) ($K_{06H,1}$). Основные H выполняются с небольшим числом входов ($H_{05H} = 2...4$; $H_{05H,1} = 2...4$). Для увеличения числа входов в отдельных H, входящих в серию, предусматривают специальные входы для организа ции схемы расширения (точнее, наращивания числа входов), обеспечивающей увеличение числа входов до H и более. При этом в серию цифровых микросхем вводится схема расширителя. В ряде серий имеются H0 с числом входов, равным восьми, допускающие дальнейшее увеличение числа входов,

2.4. Схемы транзисторно-транзисторной логики

Транзисторно-транзисторные логические схемы появились как результат развития схем ДТЛ в результате замены матрицы диодов многоэмиттерным транзистором (МЭТ). Этот транзистор представля-




рис. 2.3. Распределение токов в элементе И—НЕ с простым инвертором при подаче на вход высокого (а) и низкого (б) уровией напряжения

ет собой интегральный элемент, объединяющий свойства диодных логических схем и транзисторного усилителя. Функция И в схеме ТТЛ выполняется в общих для нескольких эмиттеров базовой и коллекторной областях. Основное структурное отличие МЭТ от обычных транзисторов заключается в том, что он имеет несколько эмиттеров, расположенных таким образом, что прямое взаимодействие между ними через разъединяющий их участок пассивной базы практически исключается. Таким образом, МЭТ представляет совокупность нескольких транзисторных структур, имеющих общий коллектор и непосредственно взаимодействующих друг с другом только за счет движения основных носителей. На рис. 23 представлен МЭТ как схема И—НЕ с простым инвертором (одиополярным ключом) [3].

Схема ТТЛ с простым инвертором не нашли широкого применения из-за малых помехоустойчивости, нагрузочной способности, а также плохого быстродействия однополярного ключа при работе на емкостную нагрузку. Они используются лишь как схемы с открытым коллектором для реализации функции МОНТАЖНОЕ ИЛИ, а

также для включения элементов индикации [3].

С развитием и совершенствованием технологии базовым для схем ТТЛ стал ключ со сложным инвертором — двухполярным ключом (рис. 2.4, а). Использование сложного инвертора позволило увеличить быстродействие (особенно в устройствах с многослойными печатными платами), помехоустойчивость, нагрузочную способность и снизить требования к параметрам транзисторов, что привело, в свою очередь к повышению процента выхода годных микросхем.

В настоящее время выпускается несколько серий микросхем ТТЛ. Это стандартные серии 133, K155 (функциональные аналоги микросхем серий SN54/SN74, разработанных фирмой Texas Instrumentes); микросхемы с высоким быстродействием серий 1301 (функциональные аналоги серий SN54H, здесь Н обозначает повышенное быстродействие); маломощные микросхемы серий 134, KP134 (функциональные аналоги серий SN54L/SN74L, здесь L обозначает малую потребляемую мощность); микросхемы с диодами Шотки серий 530,

¹ Микросхемы серии 130 не применяются в новой РЭА, так как являются неперспективными. Они приведены как этап развития схем ТТЛ, их заменили микросхемами серий 530, КР531.




Рис. 2.4. Схема восьмивходового ТТЛ элемента И—НЕ (a), расширителя по ИЛИ (δ) и элемента И—ИЛИ—НЕ (a)

КР531 (функциональные аналоги SN54S/SN74S, здесь S обозначает наличие в структурах діодов Шотки) и маломощные микросхемы с диодами Шотки серий 533. К555 (функциональный аналог SN54LS/SN74LS); усовершенствованные микросхемы с диодами Шотки серии I530 (функциональные аналоги серии SN54AS), усовершенствованные маломощные микросхемы с диодами Шотки серий I533, КР1533 (функциональные аналоги серий SN54ALS/74ALS); усовершенствованные микросхемы с высоким быстродействием и малым потреблением мощности серий I531, КР1531 (функциональные аналоги серий 154F/74F), здесь F означает FAST (Fairchild Advanced Schottky TTL) — усовершенствованные ТТЛШ фирмы Fairchild.


Схемотехнически почти все ЛЭ, входящие в состав указанных серий, могут быть образованы комбинированием двух базовых схем: элемента И—НЕ (рис. 2.4, a) и расширителя по ИЛИ (рис. 2.4, б). Расширитель по ИЛИ совместно с элементом И—НЕ образует логический элемент И—ИЛИ—НЕ (рис. 2.4, a). Присоединением расширителя рис. 2.4, б к точкам а, б (см. рис. 2.4, a) можно увеличить

число объединений по логическому входу ИЛИ.

Для всех схем ТТЛ, имеющих возможность расширения по ИЛИ, максимальное число объединений равно восьми. При присоединений одного расширителя задержка распространения схемы увеличивыется примерно на 5 нс, а потребляемая мощность — на 5 мВт. Логические элементы ТТЛ обладают большой нагрузочной способностью

 $(K_{pa3} \Rightarrow (0))$

Большие выходные и сравнительно невысокие входные токи способствуют хорошему согласованию схем между собой. Как правило, в состав серий микросхем ТТЛ включаются схема с открытым коллекторным выходом (рис. 2.5, а) и ЛЭ с большим коэффициентом разветвления по выходу (повышенной нагрузочной способностью) (рис. 2.5, б). На рис. 2.5—2.8 приведены базовые схемы для каждой серии микросхемы ТТЛ. Рассмотрим принцип работы микросхемы ТТЛ на примере элемента И—НЕ, представленного на рис. 2.4, а [3]. Схема содержит простые п-р-п транзисторы (VT2—VT4), миого-эмиттерный транзистор VT1, а также резисторы R1—R4 и диод VD. Такая сжема обеспечивает возможность работы на большую емкостиую нагрузку при высоких быстродействии и помехоустойчивости.



a — И—НЕ (ИС 133ЛАІ, Қ155ЛАІ); δ — И—НЕ с большим коэффициентом разветвления по выходу (ИС 133ЛА6, Қ155ЛА6); s — схема с открытым коллектором (ИС133ЛА7, Қ155ЛА7); r — расширитель по ИЛИ (ИС133ЛД1, Қ155ЛД1)

Схема состоит из следующих каскадов: входного многоэмиттерного транзистора VT1 с малым инверсным коэффициентом усиления по току, фазорасшепляющего каскада, построенного на проходном транзисторе VT2 (этот каскад работает в режиме с малым рабочим током и имеет малые емкости p-n переходов); двухтактного выходного каскада (VT3, VT4). Транзистор VT4 рассчитаи на большой рабочий ток и имеет малое время выхода из режима насыщения при переключении схемы. Через этот транзистор стекают на общую шину входные токи ключей-нагрузок.

Высокое быстродействие микросхем ТТЛ при большой емкостной нагрузке объясняется тем, что как заряд, так и разряд нагрузочной емкости происходят через низкоомную выходную цепь. Однако при переключении выходных транзисторов есть момент, когда они оба открыты. Из-за этого в цепи питания схемы возникают кратковременные, но мощные импульсы тока, которые могут привести к помвлению импульсов помехи. Во избежание этого в аппаратуре, построенной с применением микросхем ТТЛ, необходимо создавать цепи питания цифровых микросхем с малой индуктивностью про-




Рис. 2.7. Базовые схемы микромощной серии микросхемы ТТЛ: a-И-НЕ/ИЛИ-НЕ (ИС 134ЛБ2); b-И-ИЛИ-НЕ (ИС 134ЛР1)

водников и предусматривать развязку между соседними платами устройства.

Рассмотрим передаточную характеристику (рис. 2.9, a) ЛЭ И—НЕ, представленного иа рис. 2.4, a. При $U_{\text{вх1}} = 0$ (на один из эмиттеров транзистора VT1 подан потенциал «общий») переход ба-




рис. 2.8. **Б**азовая схема ТТЛ-микросхем с диодами Шотки — элемент И—НЕ (ИС 530ЛА1, КР531ЛА1)

за—эмиттер транзистора VT1 открыт, но образующийся при этом потенциал $U_{\rm EVT1}=0.8$ В ие может открыть три р-п перехода: база—коллектор транзистора VT1, база—эмиттер транзистора VT2 и VT4 (для открывания этой цепи необходим потенциал примерно $3\times0.6=1.8$ В). Потенциал на базе транзистора VT4 близок к нулю, и транзистор VT4 закрыт. Потенциал на коллекторе VT2 и базе VT3,




Рис. 2.9. Передаточная характеристика элемента И—НЕ стандартной серии ТТЛ для $T\!=\!25^\circ$ (a) и в диапазоне температур (б) при $U_{\rm мn}\!=\!$ =5, B, $K_{\rm pas}\!=\!10$

близкий к напряжению источника питания +5 В, открывает переход база—эмиттер транзистора VT3 и диода VD, вызывая ток $I^1_{\text{вых}}$. Напряжение на коллекторе транзистора соответственно равно $U^1_{\text{вых}}$ (участок 1-2).

При увеличении $U_{\text{вх}}$ (на всех эмиттерных входах транзистора VT1) до значения порогового напряжения $U_{\text{пор1}}$ =0,8 В (точка 2 на передаточной характеристике) транзистор VT2 начинает открываться, но транзистор VT4 еще закрыт, при дальнейшем увеличении $U_{\text{вх}}$ до значения $U_{\text{пор2}}$ =1,25 В транзистор VT2 открывается, а транзистор VT4 только начинает открываться (точка 3 на передаточной харак-

теристике). Дальнейшее увеличение Uвх приводит к увеличению потенциала иа базе транзистора VT1 до 1,2 В. Этого вполне достаточно, чтобы открыть два перехода: база-коллектор транзистора VT1 и базаэмиттер транзистора VT2. Транзистор VT2 открывается, ток через резистор R2 увеличивается, что вызывает уменьшение напряжения U_{KVT2} . Увеличение тока через резистор R3 вызывает увеличение потенциала на базе транзистора VT4 и приводит к его открыванию. Открытый транзистор VT4 (участок 3-4 передаточной характеристики) шунтирует резистор R3, что резко увеличивает коэффициент передачи транзистора VT2 и вызывает дальнейшее уменьшение напряжения U_{KVT2} . Одиако некоторое время транзистор VT4 уже открыт, а транзистор VT3 еще не закрыт, что приводит к броску тока и увеличению мощности, потребляемой от источника питания. Ток потребления ограничивается при этом резистором R4 и объемными сопротивлениями транзисторов VT3, VT4 и диода VD. Это так называемый ток короткого замыкания, который приводит к увеличению потребляемой мощности в динамическом режиме.

При дальнейшем увеличении $U_{\rm BX}$ транзисторы VT2 и VT4 переходят в режим насыщения (участок 4—5 передаточной характеристики, см. рис. $2.9, \alpha$). Потенциалы $U_{\rm KVT3}$ и $U_{\rm KVT4}$ соответственно равиы 1,2 и 0,3 В. Их разности, равиой 0,9 В, иедостаточно, чтобы открыть переход база — эмиттер транзистора VT3 и переход диода VD. Наличие диода VD (см. рис. $2.4, \alpha$) обеспечивает смещение напряжения открывания транзистора VT3 и надежное закрыва-

ние его при $U_{\text{вых}}^0 = 0.3 \text{ B}.$

В реальных схемах ТТЛ стандартной серии (см. рис. 2.5, a), в отличие от упрощенной схемы И—НЕ (см. рис. 2.4, a), в базу выходного транзистора вместо резистора R3 включена корректирующая цепочка (КЦ), состоящая из резисторов R3 и R4 и транзистора VT3. Эта цепочка позволяет получить передаточную характеристику, по форме близкую к прямоугольной (см. штриховую кривую на рис. 2.9, a), и тем самым повысить помехозащищенность схемы в состоянии «1» по сравнению с помехозащищенностью схемы, представлениюй на рис. 2.4, a ($U^0_{\text{помки}} > U^0_{\text{пом}}$).

Сопротивление корректирующей цепочки имеет меньшую, чем резистор R3 зависимость от температуры, что обеспечивает ряд особых свойств схемы. При повышенной температуре (125°С) время рассасывания для транзистора VT5 (см. рис. 2.5, а) мало, что способствует быстрому выключению схемы. Это, в свою очередь, уменьшает импульсный ток короткого замыкания (когда транзисторы VT4 и VT5 открыты одновременно), а значит, и дипамическую мощность

потребления. При пониженной температуре (—60 °C) сопротивление KLI превышает сопротивление резистора R3 (см. рис. 2.4, a), что увеличивает ток включения траизистора VT5 и приводит к умень-

шению времени включения схемы.

С увеличением температуры происходит уменьшение помехоустойчивости схемы (см. рис. 2.9, б). В момент переключения схемы И—НЕ увеличивается ток потребления, что приводит к увеличению потребляемой мошности в динамическом режиме При увеличении частоты до 5 МГц потребляемая мощность увеличивается до 43 мВт (мощность в статическом режиме равна 20 мВт). Выбросы тока в цепи питания, имеющей индуктивный характер, могут вызвать наводки и ухудшить помехоустойчивость аппаратуры. При работе микросхемы важно не превышать входное напряжение U_{вх}=5,5 В, которое является предельно допустимым. Для большинства микросхем ТТЛ предельно допустимое отрицательное напряжение на входе составляет 0.4 В.


Реальные цифровые сигналы на входе микросхемы не имеют строгой прямоугольной или трапецендальной формы. В момент окончания сигнала в монтажных цепях могут возникать затухающие колебания, следствием чего может быть ложное срабатывание схемы, на вход которой они попадают. Для исключения этого явления схемы ТТЛ подвергались доработке, в результате к каждому входу МЭТ были подключены так называемые демпфирующие диоды VD1—VD4 (см. рис. 2.5, а).

Если на входе нет выбросов напряжения, диод закрыт, при этом он дополнительно вносит емкость на входе схемы менее 1 пФ, что практически не ухудшает ее динамических характеристик. Первым отрицательным импульсом, амплитуда которого превышает 0,8 В, демпфирующий диод открывается, шунтирует паразитный колебательный контур, образованный монтажными цепями. Из-за этого последующий положительный выброс напряжения не может иметь существенную амплитуду.

Рассмотрим работу ЛЭ И-НЕ в динамическом режиме. Как уже отмечалось, быстродействие схемы характеризуется несколькими параметрами и, в частности, временем задержки распространения при t 1,0 здр и выключении $t_{3дp}^{0,1}$. При включении элемента включении И-НЕ (рис. 2.10) долей времени задержки распространения за счет транзистора VT1 можно пренебречь, считая, что ключ размыкается мгновенно. Тогда суммарная задержка распространения сигнала в схеме определяется задержкой за счет транзисторов VT2 и VT4: $\mathsf{t}_{\mathsf{3дP}}^{1,0} \! = \! \mathsf{t}_{\mathsf{3ДVT2}}^{1,0} + \! \mathsf{t}_{\mathsf{3ДVT4}}^{1,0} \cdot \mathsf{B}$ свою очередь, задержка, обусловленная транзистором VT2, определяется в основном временем заряда паразитной емкости $C_{\Sigma 1}$, представляющей собой сумму паразитных емкостей резистора R1, коллектора транзистора VT1 и перехода база-эмиттер траизистора VT1. Задержка из-за траизистора VT4 определяется временем заряда паразитной емкости С_{5.2}, представляющей собой сумму емкостей структуры резистора R4 и перехода база эмиттер резистора VT4.

При выключении задержка распространения сигнала для ЛЭ И—НЕ $t_{\rm adp}^{0.1}$ определяется главным образом временем рассасывания неосновных носителей в базах транзисторов VT2 и VT4. Для стандартных микросхем ТТЛ при температуре 25 °C, $K_{\rm pas} = 10$ и $C_{\rm B} = 10$

Рис. 2.10. Эквивалентная схема формирования динамических параметров



=15 пФ типовые значения времени задержки распространения при включении и выключении соответственно составляют $t_{\rm 3дp}^{1,0}=7~\rm Hc$, $t_{\rm 3дp}^{0,1}=13~\rm Hc$. С ростом температуры время задержки распространения при включении несколько уменьшается, а время задержки распространения при выключении, напротив, увеличивается, особенно в диапазоне температур 20...120 °C. С ростом нагрузки задержки распространения несколько увеличиваются. Увеличение емкости нагрузки оказывает на быстродействие более значительное влияние, чем увеличение числа входов микросхем, подключаемых к выходу ТТЛ-ключае.

Как уже отмечалось, наряду с простыми ЛЭ в состав серий цифровых микросхем вводятся триггеры различных типов и схемы, построенные на их основе: регистры, счетчики, матрицы памяти.

Быстродействующие микросхемы ТТЛ, представленные серией 130, позволяют получить типовое значение задержки распространения 7 нс при мощности потребления, приходящейся на ЛЭ 44 мВт. Логический элемент этой серии (см. рис. 2.6) отличается от ЛЭ стандартной, самой массовой серии К155 (см. рис. 2.5, а) сименными номиналами резисторов и уменьшенными паразитными емкостями элементов. В выходном каскаде (рис. 2.6, а, б) применена схема Дарлингтона (транзисторы VT3 и VT5) [4], позволяющая повысить коэффициент усиления выходного транзистора по току и поэтому обеспечить примерно равные значения выходных сопротивлений схемы при ее включении (определяется верхним эмиттерным повторителем VT5) и выключении (определяется насыщенным транзистором VT6). Это дает почти одинаковые задержки распространения сигнала при включении и выключении схемы.

Низкие выходные и входные сопротивления микросхем ТТЛ обусловливают малые постояниые времени заряда и разряда нагрузочных паразитных емкостей проводников печатных плат, что позволяет увеличить тактовую частоту до 30 МГц. Как было указано выше, микросхемы серин 130 являются неперспективными и не рекомендуются для применения в новых разработках. Они приведены как определенный этап развития микросхемы ТТЛ. Их заменили микросхемы с диодами Шотки серий 530, КР531, рассмотренные ниже.

Микросхемы ТТЛ маломощных серий 134, КР134 при температуре 25°C имеют для ЛЭ среднее значение мощности потребления 2 мВт. Схемы ЛЭ этой серни (см. рис. 2.7) отличаются от схем стандартной серни отсутствием демпфирующих диодов и корректирующей цепи, а также значительно увеличенными номиналами резисторов, чем определяются малые уровни токов и мощности потребления при одновременном уменьшении быстродействия микросхем. Время задержки включения и выключения составляет 100 нс. Широкое применение получили микросхемы, в которых используются диоды и транзисторы с эффектом Шотки (см. рис. 2.8). Микросхемы серии 530 позволяют при температуре 25±10°С, сопротивлении нагрузки $R_{\rm H} = 280$ Ом и емкости нагрузки $C_{\rm H} = 15$ пФ получить типовое значение времени задержки распространения 5 нс на ЛЭ при средней мощности потребления 19 мВт (ср. с параметрами микросхем серии 130, приведенными в табл. 2.4).

Повышение быстродействия здесь получено снижением степени насыщения транзисторов за счет применения диодов Шотки, шунтирующих переход коллектор—база насыщенного транзистора. Диоды Шотки имеют существенно меньшее пороговое напряжение открывания, чем переход коллектор—база, поэтому во время действия входного импульса диоды Шотки открываются раньше, чем переход коллектор—база, таким образом предотвращается накопление избыточных зарядов в базовой области транзисторов. Накопления заряда в самих диодах Шотки не происходит, так как протекающий в них

ток вызван переносом основных носителей.

Работа транзисторов Шотки в ненасыщенной области приводит к увеличению падения напряжения на их переходах база—эмиттер, что уменьшает в статическом режиме ток потребления и соответственно потребляемую мощность. В выходном каскаде применена схема Дарлингтона (VT3 и VT5), позволяющая обеспечить при выключении схемы повышенный ток заряда емкостной нагрузки, что уменьшает время задержки фронта выходного сигнала. Благодаря малому падению напряжения из переходе база—эмиттер транзистора VT3, а также низкому выходному сопротивлению схемы в обоих логических состояниях схема Дарлингтона позволяет получить в микросхемах этих серий более высокий уровень выходного папряжения U¹_{вых}.

Были разработаны также маломощные микросхемы с диодами серий 533, K555 (функциональные аналоги SN74LS). В последнее десятилетие широкое применение получили различные модификации микросхем ТТЛ с диодами Шотки. Это, как уже было указано выше, микросхемы серий 533, К555, 1530, 1533, КР1533. Рассмотрим этапы их развития. Усилия технологов и разработчиков микросхем этих серий постоянно направлены на расширение их функционального состава, усложнение выполняемых функций (т. е. повышение степени интеграции) и улучшение рабочих характеристик за счет увеличения быстродействия и уменьшения потребляемой мощности. Усовершенствование технологии позволило в последние годы освоить два новых вида микросхем ТТЛ с диодами Шотки. Это серии 1530 (аналог SN54AS): 533, K555 (аналоги SN54LS/74LS); 1533, KP1533 (аналоги SN54ALS/SN74ALS). Микросхемы серии 1533 имеют более высокое быстродействие, чем микросхемы серии 533, значительно меньшее потребление мощности и, что очень важно, совместимы со стандартными сериями ТТЛ.

Напомним, что микросхемы стандартных серий 133, K155 позволяют получить быстродействие 10 нс при мощности рассеивания 22 мВт на ЛЭ, а микросхемы серии 1533, KP1533 — быстродействие

		Ло	гические эл	емеиты	Триггеры
Техноло- гия	Серня SN	Время задержки распро- странения, ис	Мощность рассеива- ния, мВт	Произведение быстродействия на мощность рассенвания, нс мВт	Частота переклю, чения, мГЦ
ттл	54/74 54H/74H 54L/74L	10 6 33	10 22 1	100 132 33	До 35 До 50 До 3
ТТЛ с ди- одами Шотки	54S/74S 54LS/74LS 54AS/74AS 54ALS/74ALS	3 9,5 1,5 4	19 2 20 1	57 19 30 4	До 125 До 45 До 200 До 50

4 нс при мощности рассеивания 1 мВт на ЛЭ. Для оценки эффективности цифровых микросхем и рабочих характеристик применяется показатель, равный произведению быстродействия в наносекундах на рассеиваемую мощность в милливаттах. Типовые рабочие характеристики различных модификаций ЛЭ И—НЕ серий SN54/SN74 и частота переключения триггеров приведены в табл. 2.3.

Данные в табл. 2,3 приведены при $C_{\rm H}\!=\!15\,$ пФ и $R_{\rm H}\!=\!2\,$ кОм. Как видно из таблицы, микросхемы серий AS и ALS значительно улучшены по сравнению с остальными микросхемами серий ТТЛ и ТТЛШ. Схема AS обладает меньшей задержкой распространения и более высокой частотой переключения, чем любая схема других серий при незначительном увеличении мощности рассеивания. Стабильность пара метров по постоянному току и времени переключения достигается во всем диапазоне температур. Серии микросхем AS и ALS совместимы между собой.

Таким образом, можно сделать вывод, что серия AS 1530 является целесообразной заменой для высокоскоростных видов логических схем даже серии ЭСЛ, а серии ALS — 1533, КР1533 наиболее эффективны в системах с низкими скоростями и могут конкурировать с микросхемами КМОП. Рассмотрим более подробно технологию усовершенствованных маломощных схем с диодами Шотки (ALS).

В отличие от технологии обычных маломощных микросхем с диодами Шотки (LS) технология схем ALS отличается применением ионной имплантации примесей вместо диффузни. Это дает возможность осуществлять точный контроль над глубиной легирования и разрешающей способностью. Отсюда более тонкий эпитаксиальный слой и геометрия более малых размеров, синжающих паразитные емкости. Применение окисной изоляции между транзисторами вместо изоляции р-п-переходом также улучшает рабочие характеристики, уменьшая емкость коллектор—подложка. Рассмотрим инвертор серии 54ALS/74ALS, созданный на основе усовершенствованной схемы ТТЛ (рис. 2.11). Схема имеет следующие преимущества по сравне-




Рис. 2.11. Базовая схема инвертора усовершенствованной маломощной серии с диодами Шотки типа ALS

нию со схемами 54LS/74LS: полное ограничение диодом Шотки всех насыщающихся транзисторов, что способствует исключению накопления излишнего базового заряда и значительно уменьшает время выключения транзисторов; устранение излишнего накопления заряда, что позволяет получить более стабильное время переключения в днапазоне температур; обеспечение улучшения динамической помехоустойчивости при высоком логическом уровне за счет активного выключения выходного транзистора.

Входной порог переключения устанавливается траизисторами при следующем соотношении: $U_{\text{пор}} = U_{\text{БЭУТ2}} + U_{\text{БЭУТ3}} + U_{\text{БЭҮТ5}} - U_{\text{БЭҮТ5}} = 1,3 \text{ B. В схеме } 54 \text{LS}/74 \text{LS в отличие от}$ приведенной выше отсутствует транзистор VT2. Когда открывается выходная схема Дарлингтона (см. рис. 2.11, транзисторы VT6, VT7), позволяющая осуществить формирование сигнала на выходе с сохранением пизкого выходного сопротивления при высоком и низком логических уровнях, на выходе устанавливается напряжение высокого уровня $U_{\text{вых}}^1$ при выходном сопротивлении, равном 10 Ом.

При небольших токах нагрузки схема Дарлингтона находится в ненасыщенном состоянии. При увеличении тока иагрузки она насыщается и выходное сопротивление возрастает до 58 Ом, определяюсь в основном сопротивлением $R_7 = 50$ Ом. Это сопротивление обеспечивает защиту каскада от короткого замыкания. Стабильность выходного напряжения высокого уровня $U^{\rm I}_{\rm bix}$ осуществляется благодаря активному выключению транзистора VT5 транзистором V14. Выходное напряжение определяется как

$$U_{\text{BMX}}^{\text{I}} = U_{\text{HII}} - (I_{\text{BVT6}} R_3 + U_{\text{BSVT6}} + U_{\text{BSVT7}})$$




Рис 2.12. Базовая схема 2И—НЕ микросхемы FAST

Выходное напряжение низкого уровня $U^0_{\rm BMX}$ устанавливается транзистором VT5, когда он включен. Этот транзистор включается цепью VT3, R3, когда на входе схемы высокий логический уровень, а транзистор VT2 включен. Коэффициент разветвления по выходу схемы равен 10 для микросхем серии 1533 и 20 для микросхем серии KP1533 при работе схем друг от друга. При этом гарантированный выходной ток $I^0_{\rm BMX}=4$ мА.

Наибольшим быстродействием среди схем ТТЛ обладают микросхемы серий 1531, КР1531 (функциональные аналоги 54F/74F),
созданные на основе модернизированного технологического процесса
Ізоріапаz ІІ, позволяющего получать транзисторы с очень высокой,
хорошо управляемой скоростью переключения и малыми паразитными
емкостями. Частота переключения у этих схем достигает 5 ГГц. Изопланарная технология была разработана фирмой Fairchild и широко
используется для производства биполярных ЗУ, микросхем КМОП
и ЭСЛ высокого быстродействия и ИЗЛ БИС.

Изопланарная технология предусматривает изоляцию компонентов селективно выращенным слоем окисла в отличие от изоляции р¹-областями, свойственной планарной технологии, и позволяет значительно сократить размеры компонентов и кристалла. Следует отметить, что из-за тонких слоев окисла и мелких диффузионных областей схемы типа FAST, как и указанные выше схемы ALS, AS, более чувствительны к повреждениям, вызванным электростатическими разрядами и требуют применения мер предосторожности Запрещается размещать эти схемы на непроводящих пластмассовых поверхностях, в пластмассовой таре, необходимо заземлять оборудование и самих работников, занятых монтажом и испытанием микросхем. Рассмотрим (рис. 2.12) некоторые особенности логической

схемы 2И-НЕ типа FAST. Схема имеет три ступени усиления VT1, VT2. VT3. Это повышает значение порогового напряжения на входе, что, в свою очередь, позволяет применить p-n диоды VD1 и VD2 для

реализации на входе $U_{вx} = 1.5 B$.

Пиоды Шотки на входе схемы VD3 и VD4 обеспечивают разряд: у паразитных емкостей база—эмиттер транзисторов VT1 и VT2. При включении VT2 напряжение на его коллекторе падает и диод VD7 обеспечивает разрядку емкости база—эмиттер VT6, т. е. диоды VD3, VD4 и VD7 увеличивают скорость переключения транзисторов VT1, VT2, VT6. Диод VD8 обеспечивает быструю разрядку емкости нагрузки через VD8 и VT2 с увеличением тока на базе VT3, что способствует его быстрому переключению при переходе от высокого к инзкому уровню выходного напряжения. В отличие от типовой схемы ТТЛ с диодами Шотки схема типа FAST включает диоды VD9-VD11 и транзистор VT7, которые кратковременно обеспечивавают низкий импеданс на базе транзистора VT3 при переходе от низкого к высокому уровню выходного напряжения. Увеличение напряжения на эмиттере транзистора VT5 вызывает прохождение тока смещения через VD9 и кратковременное включение VT7, что, в свою очередь, снижает напряжение на базе VT3 и вызывает поглощение тока смещения, проходящего через емкость коллектор-база транзистора VT3. При этом уменьшается время его выключения. Введение дополнительных элементов в схему FAST позволило уменьшить время нарастания напряжения на выходе и снизить до минимума динамическую мощность потребления. Диод VD10 обеспечивает разряд емкости VD9 через VD7. Диод VD11 ограничивает снижение напряжения базы VT3 под влиянием VT7 до необходимого уровня без уменьшения скорости переключения на больших частотах. Фиксирующий диод VD12 на выходе ограничивает значение отрицательных выбросов напряжения во всем диапазоне температур и при изменении напряжения питания. При увеличении тока нагрузки выходное сопротивление определяется сопротивлением R₈=45 Om (у схем ALS это значение составляет 50 Ом). Таким образом, схемы FAST более приспособлены к работе на емкостные нагрузки, чем схемы ALS. Схемы типа FAST не только более быстродействующие по сравнению со схемами ТТЛ, но и менее подвержены влиянию емкости и имеют стабильное значение задержки распространения при переключении схемы, которое изменяется всего на 0,5 нс в широком диапазоне значений емкости нагрузки. Рассмотрим микросхемы ТТЛ более подробно.

2.4.1. Основные электрические параметры микросхем серий ТТЛ

Как было отмечено в § 2.2, к числу основных электрических пораметров, которые достаточно полно характеризуют все виды ТТЛ и позволяют сравнивать их между собой, относятся: быстродействие, потребляемая мощность, нагрузочная способность, помехоустойчивость и коэффициент объединения по входу. К этим параметрам следует добавить также напряжения в состояниях «0» и «1», так как они определяют возможность совместной работы схем ТТЛ разных серий. Эти уровни важно знать при сопряжении сигналов микросхем ТТЛ с сигналами других цифровых и аиалоговых схем. Все микро-

				Серии микросхем	ем			
Параметр	Стандартиые (133, K155)	Высокого Сыстродейст- вия (130)	Маломощиве 134	С дводамн Шотки (530, КР531)	Маломощ- пые с диодами Шотки (533, К555)	Усовер- шенство- ванные с дяодами Потки (1530)	Маломощные усовершенствованиенствованиенсе с диодами ППотки (1533, КР1533)	Типа FAST (1531, KP1531)
10 вх, мА, не более	-1,6	2,3	-0,18	2	-0,4	-2,4	-0,2	9,0
¹ вх, мА, не более	0,04	0,07	0,012	0,05	0,02	0,4	0,02	0,02
J ⁰ _{вых} , В, не более	0,4	0,35	6,3	0,5	0,4	0,5	0,4	8,0
J _{вых} , В, не менее	2,4	2,4	2,3	2,7	2,5	2,0	2,5	2,0
Краз	10	10	10	10	10	30	20	30
χ _{ο6}	8	∞	2					
1,0 здр, нс, не более	15 ($C_{\rm H}$ =15 $_{\rm II}\Phi$)	$^{10}_{-30}$ $^{(C_{\rm H}=}_{-30}$	$100 (C_{\rm H} = -40 \text{ n}\Phi)$	$5 (C_{\rm H} = -15 \text{ n}\Phi)$	10	2,5	4	3,8
1,0 Здр, нс, не более	$^{22}_{-15}$ ($^{C_{H}=}_{\Pi\Phi}$)	$10 (C_{\rm H} = -30 \text{ n}\Phi)$	$100 (C_{\rm H} = -40 \text{ n}\Phi)$	$4,5 (C_H = 15 \pi \Phi)$	10	2,5	4	3,9
Эпот, мВт, не более	22	44	7	19	2	19	1,0	4
U _{пом} , В, не более¹	0,4	0,4	0,35	0,5	7,0	0,5	8,0	8,0
і, МГц, не более	10	30	က	22	15	20	100	5 ГГц
44444								

 1 Приведено наименьшее из двух значений допустимого уровня помехи, 2 f — частота переключения

<u> </u>					Серии	Серии микросхем	ew.					
Стандартные	1	Высокого быстро- действия	Мало-	С диодамн Шотки	ГКИ	Маломощные с диодами Цютки	щн ъ е цами ки	Усовер- шенство- ванные с диодами Шотки	Маломощные усовершенствованные с диодами Потки	ощные пенст- ные с ами	Типа FAST	FAST
(133) (K155)		(081)	(481)	n 63)	(KP531)	(583)	(K555)	(0831)	(1233)	(Kb1233)	(1531)	(Кътезт)
9		9	9	5,5	9	5,5	5,25	6,9	6,0	5,25	6,0	5,25
5,5		5,5	5,5	5,0	5,0	5,0	4,5	5,5	5,5	٠, ت	5,5	4,5
5,5 5,25	ហ្គ	5,5	5,5	5,2	5,25	5,5	5,25	5,25	5,25	5,25	5,5	5,25
-0,4 -0,4		-0,4	-1,56	-0,4 -0,4		-0,4	0,4	-0,5	-0,4	-0.4	-0,5	-0.5
200 200		200	200	150	200	150	150	150	200	20	200	200

схемы ТТЛ имеют одинаковое напряжение питания $U_{un} = 5 \text{ B} \pm 10 \%$ и близкие значения логических уровней.

Основные эксплуатационные электрические параметры базовых схем — ТТЛ различных серий, указанные в диапазоне температур,

сравниваются в табл. 2.4.

При разработке аппаратуры необходимо учитывать также предельно допустимые режимы эксплуатации микросхем, превышение которых может привести к выходу их из строя. В табл. 2.5 сравниваются предельно допустимые режимы эксплуатации микросхем ТТЛ различных серий.

2.4.2. Функциональный состав микросхем серий ТТЛ

Серии цифровых микросхем ТТЛ продолжают оставаться основой построения вычислительных устройств. Одним из определяющих преимуществ является наличие в их составе таких схем, как ЈКи D-триггеры, дешифраторы, регистры сдвига, счетчики, сумматоры и элементы памяти (ОЗУ и ПЗУ) со схемами управления. Наличне схем, представляющих собой готовые узлы ЭВМ на несколько двоичных разрядов, позволяет значительно уменьшить число корпусов цифровых микросхем и получить существенный выигрыш в объеме аппаратуры. Так, микросхемы ТТЛ серии К155 нашли широкое применение в единой системе электронно-вычислительных машин (ЕС ЭВМ). Функциональный состав стандартных, быстродействующих, маломощных серий, серий с диодами Шотки и типа FAST, разработанных к 1988 г., приведен в табл. 2.6. Там же указаны функциональные аналоги этих микросхем. Полное условное обозначение микросхем серий ТТЛ образуется из номера серии, указанного в графе «Функциональное назначение», и обозначения, приведенного в графе «Подгруппа, вид, ...», например 133ЛА1. Полное условное обозначение функционального аналога образуется из обозначения соответствующей серии (SN 54 или SN 74H) и номера, приведенного в графе «Обозначение функционального аналога», например микросхема типа SN5420 или SN74H50.

2.4.3. Некоторые особенности применения микросхем серий ТТЛ

При конструировании аппаратуры на микросхемах большое значение имеет тип корпуса. Условные обозначения различных типов

корпусов микросхем ТТЛ приведены в табл. 2.7.

Особенности микросхем ТТЛ, а именно наличие в выходном каскаде ЛЭ двухтактной схемы, увеличивает импульсный ток потребления при переключении. Тем самым с ростом частоты переключения увеличивается динамическая мощность потребления и ограничивается время нарастания и спада входных импульсов до 150 нс (кроме схем с открытым коллекторным выходом, для которых это время не нормируется).

При монтаже аппаратуры для повышения устойчивости работы схем TTЛ их свободные входы необходимо подключать к источнику питания $5 \ B \pm 10 \ \%$ через резистор $1 \ kOm$ или непосредственно к отдельному источнику питания $4 \ B \pm 10 \ \%$. К каждому резистору до-

пускается подключение 20 свободных входов.

Функциональное назначение	Подгруп- па, вид и порядко- вый номер разрэбот- кн	Обозначение функциональ- ного аналога	Номер рисунка
Четыре логических элемента 2И—НЕ (133, 533, 1531, KP1531, 1533, KP1533, K155, KM155, 530, KP531, K555, KM555)	ЛАЗ	00	1
Четыре 2-входовые схемы И—НЕ с открытым коллекторным выходом (элементы контроля) (133, 134, KP134, K155, KM155)	ЛА8	01	2
Четыре логических элемента 2ИЛИ—НЕ (133, К155, 533, 1531, КР1531, КМ155, 530, КР531, К555, КМ555)	ЛЕ1	02	3
Четыре элемента 2И—НЕ с от- крытым коллекторным выходом (530, KP531, K555, 533, KM555)	ЛА9	03	4
Шесть логических элементов НЕ (133, K155, KM155, 533, 1531, KP1531, 1533, KP1533, 530, KP531, K555, KM555)	ЛНІ	04	5
Шесть логических элементов НЕ с открытым коллектором (133, K155, 530, KP531, K555, KM555, 533, 1533)	ЛН2	05	6
Шесть буферных инверторов с повышенным коллекторным напряжением (133, K155)	ЛН3	06	7
Шесть буферных формирователей с открытым коллектором (133, КМ155, К155)	ЛП9	07	8
Четыре логических элемента 2И (133, K155, KM155, 533, 1531, 1531, 1533, KM155, KP531, K555, KM555)	ЛИІ	08	9
Четыре логических элемента 2И с открытым коллекторным выходом (К555)	ЛИ2	09	10
Три логических элемента ЗИ—НЕ (133, K155, 533, 1531, KP1531,	ЛА4	10	11
КМ155, 530, КР531, К555, КМ555) Три логических элемента ЗИ (530, КР531, К555, КМ555, 533, КР1531)	лиз	11	12
Три логических элемента ЗИ—НЕ с открытым коллектором (133, K155, KM155, 533, K555)	ЛА10	12	13

Функциональное назначение	Подгрун- па, вид и порядко- вый номер разработ- ки	Обозначение функцнональ- ного ан алога	Номер рисунка
Два триггера Шмитта с логическим элементом на выходе (133, K155)	ТЛ1	13	14
Шесть триггеров Шмитта с инверторами (133, K155, K555, 533,	ТЛ2	14	15
КМ555) Шесть буферных элементов НЕ	ЛН5	16	16
(133, К155) Шесть буферных элементов с от- крытым коллекторным выходом (К155, КМ155)	ЛП4	17	17
Три логических элемента ЗИ с от- крытым коллекторным выходом (К555, КМ555)	ЛИ4	18	18
Два логических элемента 4И—НЕ (533, 1531, КР1531, 1533, КР1533, 133, К155, КМ155, 530, КР531, К555, КМ555)	ЛА1	20	19
Два логических элемента 4И	ЛИ6	21	20
(К555, КМ555, 533) Два логических элемента 4И—НЕ с открытым коллекторным выходом и повышенной иагрузочной способностью (133, К155, КМ155,	ЛА7	22	21
КР531, К555, 533) Два логических элемента ИЛИ— НЕ со стробированием на одном элементе и возможностью расши-	ЛЕ2	23	22
рения по ИЛИ на другом (К155) Два логических элемента 4ИЛИ— НЕ со стробированием (133, K155, KM155)	ЛЕ3	25	23
Четыре высоковольтных логических элемента 2И—НЕ с открытым коллектором (133, K155, K555, KM155)	Л\11	26	24
Четыре буферных логических эле- мента 2ИЛИ—НЕ (133, К155)	ЛЕ5	28	25
мента 2/17/12—ПЕ (133, К135) Логический элемент 8И—НЕ (133, 134, K155, KM155, KP134, 530, KP531, 533, 1533, KP1533, K555, KM555)	ЛА2	30	26
Чстыре логических элемента 2ИЛИ (133, 533, 1531, KP1531, K155, KM155, 530, K555, KM555)	лл	32	27

Функциональное назначение	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рисунка
Четыре буферных логических эле- мента 2И—НЕ (133, K155, KM155,	ЛА12	37	28
КР531, 533, К555, КМ555) Четыре буферных логических эле- мента 2И—НЕ с открытым кол- лектором (К155, КМ155, 533,	ЛА13	38	29
КР531, 530, КР555, К555) Два логических элемента 4И—НЕ с большим коэффициентом развет- вления по выходу (133, К155,	ЛА6	40	30
КМ155, 533, К555) Дешифратор 4×10 (134, КМ555,	ид6	42	31
533) Преобразователь входных цифровых сигналов двоичного кода в сигналы семисегментного кода	ПП4	49	32
(133) Два элемента 2И—2ИЛИ—НЕ, один расширяемый по ИЛИ (133,	ЛРІ	50	33
134, К155, КМ155) Два логических элемента 4—2— 3—2И—ИЛИ—НЕ (530, КР531, К555, 533, 1533, КМ555)	ЛРП	17	34
Логический элемент 2—2—2—3И—4ИЛИ—НЕ с возможностью расширения по ИЛИ (133, K155, KM155)	ЛР3	53	35
Логический элемент 2—3—3— 2И—4ИЛИ—НЕ (К555, 533, 1533, КМ555)	ЛР13	54	36
Логический элемент 4—4И— 2ИЛИ—НЕ с возможностью рас- ширения по ИЛИ (133, 134, K155, KM155, KP134, 533, K553, 1533)	ЛР4	5 5	37
Два 4-входовых логических рас- ширителя по ИЛИ (133, K155, KM155)	лДі	60	38
Логический элемент 4—2—3— 2И—4ИЛИ—НЕ (530, КР531, 1531, КР1531)	ЛР9	64	39
Логический элемент 4—2—3— 2И—4ИЛИ—НЕ с открытым кол- лекторным выходом (530, КР531)	ЛР10	65	40
Три логических элемента ЗИЛИ— НЕ (К155, К555, 533, КМ555)	ЛЕ4	66	41
-			

Функциональное назначение	Подгруп- па, вид н порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рисунка
Триггер ЈК с логическими элементами И на входе (133, 134, K155,	TB1	72	42
KM155) Два D-триггера (133, 134, K155, 533, 1531, KP1531, 1533, 530,	TM2	74	43
КР531, К555, КР134) Четыре D-триггера с прямым и ин- версным выходами (133, К155,	TM7	75	44
КМ155, К555, 533, КМ555) Четыре D-триггера (133, К155, КМ155) (рис. 45)	TM 5	77	45
Двойной ЈК-триггер (134) Одноразрядный полный сумматор (133, K155, KM155)	ТВ14 ИМ1	78 80	46 47
ОЗУ на 16 бит со схемами управ-	РУ1	81	48
ления (133) Двухразрядный (двоичный) пол-	ИМ2	8 2	49
ный сумматор (133, К155, КМ155) Двухразрядный (двоичный) сум-	имз	83	50
матор (133, K155, KM155) Четырехразрядная схема сравне-	СП1	85	51
ния чисел (134, КР134, 530, КР531, 533, 1533, К555) Четыре 2-входовых логических элемента Исключающее ИЛИ (133, К155, КМ155, 533, 1531, КР1531, 1533, 530, КР531, К555, КМ555)	ЛП5	86	52
ОЗУ на 64 бита с произвольной выборкой (К155, КМ155, 530, КР531)	РУ2	89	53
Двоично-десятичный 4-разрядный счетчик (133, 134, K155, KM155, K555, KP134)	ИЕ2	90	54
8-разрядный сдвигающий регистр	ИР2	91	55
(134) Счетчик-делитель на 12 (133,	ИЕ4	92	56
К155, КМ155) Двоичный счетчик (133, 134, К155,	ИЕ5	93	57
КМ155, 533, Қ555) Четырехразрядный универсальный сдвигающий регистр (133, 134,	ИР1	95	58
К155, КМ155) Делитель частоты с переменным коэффициентом деления (133, К155, КМ155)	ИЕ8	97	59

Функциональное назначени е	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозначение функцнональ- ного аиалога	Номер рисунка
Четырехразрядный селективный регистр (134, КР134)	ИР5	98	60
регистр (134, КГ 134) Два ЈК-триггера со сбросом (К555, 533)	TB6	107	61
Два ЈК-триггера (133, K155, 1531, КР1531, 1533)	TB15	109	62
Два ЈК-триггера (530, КР531, К555, 533)	ТВ9	112	63
Два ЈК-триггера (530, КР531, 1531) с установкой в «1»	TB10	113	64
[331] С установной в «1» Сдвоенный ЈК-триггер с установ- кой в «1». общей установкой в «0» (530, KP531)	TB11	114	65
Одновибратор с логическим эле-	ΑΓΙ	121	66
ментом на входе (133, K155) Сдвоенный одновибратор с пов- торным запуском (133, K155, KM155, KM555, K555, 533)	АГ3	123	67
Схема управления напряжения ге-	ΓΓI	124	68
нератора (КР531, 530) Четыре буферных догических эле- мента с тремя состояниями на вы- ходе (133, К155, КМ155, 533,	ЛП8	125	69
К555) Четыре логических элемента 2ИЛИ—НЕ (магистральный уси- литель) (133, K155)	ЛЕ6	128	70
Четыре трнггера Шмитта (К155, КР531, 133, 530)	тлз	132	71
Догический элемент 12И—НЕ с тремя состояниями на выходе (КР531)	ЛА19	134	72
Логический элемент Исключаю- шее ИЛИ (К555, КМ555)	ЛП12	136	73
Двоичный дешифратор на восемь направлений (КР531, 530, К555, 533, 1531, КР1531, 1533)	ИД7	138	74
Два дешифратора-демультиплек-	ИД14	139	75
сора (530, KP531, 1531, KP1531) Два логических элемента 4И—НЕ (магистральный усилитель) (530, KP531)	ЛА16	140	76
Высоковольтный дешифратор управления газоразрядными индикаторами (К155, 133, КМ155)	иді	141	77
	l	ı	

Функциональное назначени?	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозна чение фуикциональ- ного аналога	Номер рисунка
Дешифратор на 10 выходов с от- крытым коллектором (133, K155,	иД10	145	78
533, Қ555, ҚМ555) Приоритетный шифратор 10—4	ивз	147	79
(Қ555, 533) Приоритетный шифратор 8—3	иві	148	80
(133, K155, K555, KM555) Селектор-мультиплексор данных на 16 каналов со стробированием	КПІ	150	81
(133, K155) Селектор-мультиплексор на 8 ка- налов со стробироваинем (133, K155, KM155, 533, 1531, KP1531,	КП7	151	82
1533, КР531, 530, К555) Селектор-мультиплексор данных на 8 каналов без стробирования	КП5	152	83
(133, K155, KM155) Сдвоенный цифровой селектор- мультиплексор 4—1 (133, K155, KM155, 533, 1531, KP1531, 1533, 530, KP531, K555)	КП2	153	84
Дешифратор-демультиплексор 4— 16 (133, 134, KP134, K155, 533, 1533)	идз	154	85
Сдвоенный дешифратор-мульти- плексор 2—4 (133, K155, KM155, K555, KM555, 533, 1533)	ИД4	155	86
Сдвоенный дешифратор 2—4 с от- крытым коллекторным выходом (К555, 533)	ид5	156	87
Селектор-мультиплексор 2—1 (КР531, К555, 533, КР1531)	КП16	157	88
Четыре мультиплексора 2—1 с инверсными выходами (КР531, КР1531)	КП18	158	89
Синхронный десятичный 4-разрядный счетчик (К155, 533, КМ555)	ИЕ9	160	90
Двоичный 4-разрядный счетчик	ИЕ10	161	91
(Қ555, 533, ҚМ555, ҚР531) Асинхронный 4-разрядный двоич-	ИЕ18	163	92
ный счетчик (КР531, К555) Восьмиразрядный последователь- ный сдвигающий регистр с парал- лельным выходом (134, КР134, КМ555, 533)	ИР8	164	93

Функциональное назначение	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозначение функциональ- иого аналога	Номер рисунка
Восьмиразрядный регистр сдвига с параллельным вводом информа-	ИР9	165	94
ции (K555, 533, KM555) Восьмиразрядный регистр сдвига с возможностью синхронного па- раллельного ввода информации	ИР10	166	95
(К555, 533, КМ555) Синхронный 4-разрядный декад- ный реверсивный счетчик (530,	ИЕ16	168	96
КР531) Сиихроннный 4-разрядный двоичный реверсивный счетчик (530, КР531)	ИЕ17	169	97
КРОЗТ) Четыре регистра на четыре разря- да с открытым коллекторным вы- ходом (К155, 533, КМ533)	ИР32	170	98
Шестнадцатиразрядное регистровое ЗУ с тремя состояниями на выходе (133, K155)	РП3	172	99
Четырехразрядный регистр с тремя состояниями на выходе К155, КМ155, 533, К555, КМ555)	ИР15	173	100
Шесть D-триггеров (530, KP531, K555, KM555, 533, 1531, KP1531)	ТМ9	174	101
Счетверенный D-триггер (К155, 533, 1531, КР1531, 530, КР531, К555, КМ555)	ТМ8	175	102
Восьмиразрядная схема контро- ля четности и нечетности (133, 134, КР134, К155, КМ155)	ИП2	180	103
Арифметическо-логическое устройство (133, 134, K155, 530, 533, 1531, 1533, K555)	ИП3	181	104
Схема быстрого переноса для арифметическо-логического узла (133, K155, KP531, KM155, 530, KM555, 533, 134, 1531, 1533)	ИП4	182	105
Сдвоенный полный сумматор с ускоренным переносом (134, KP134, 533, K555)	им5	183	106
Преобразователь двоично-десятичного кода в двоичный (К155, КМ155)	ПР6	184	107
Преобразователь двоичного кода в двоично-десятичный (К155, КМ155)	ПР7	185	108

			
Функциональное назначение	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рисунка
ПЗУ на 1024 бита с нспользованием в качестве преобразователя двоичного кода в код русского, латинского алфавита, код арифметического и дополнительных	PE21, PE22, PE23, PE24	187	109
знаков (К155) ОЗУ на 64 бит (КР531) Параллельный реверсивный дво-	РУ8 ИЕ13	189 191	110 111
ичный счетчик (K555, 533) Двоично-десятнчный реверсивный счетчик (133, K155, KM155, 533,	ИЕ6	192	112
К555) Четырехразрядный двоичный ре- версивный счетчик (133, K155,	ИЕ7	193	113
КМ155, Қ555, 533) Четырехразрядный универсальный регистр сдвига (КР531, 530,	Ирп	194	114
КМ555, 533, КР1531, 1533) Четырехразрядный регистр сдвига с параллельным вводом информа-	ИР12	195	115
пип (530, KP531) Асинхронный двоично-десятнчный счетчик с предварительной установкой (133, KP531, K555, K155, 530, 533)	ИЕ14	196	116
Асинхронный двоичный счетчик с предварительной установкой (530,	ИЕ15	197	117
533, KP531, K555) Реверсивный 8-разрядный регистр сдвига (133, K155)	ИР13	198	118
Статическое ОЗУ емкостью свыше 65К бит (134)	РУ6, РУ6А, РУ6Б	214	119
Сдвоенный моностабильный мультивибратор с триггером Шимитта на выходе (533, K555, KM555)	ΑΓ4	221	120
Пвухканальный 8-разрядный формирователь с тремя состояниями на выходе и инверсией сигнала (530, KP531, K555, 533, 1531, KP1531)	АП3	240	121
Полужанальный 8-разрядный формирователь с тремя состояниями на выходе (530, KP531, K555, 533, 1531, KP1531)	АП4	241	122

Функциональное назначение	Подгруп- па, вид и порядко- вый иомер разработ- ки	Обозначение функциональ- ного аналога	Номер рисунка
Четырехшинный приемопередат- чик с инверсными выходами	ИП6	242	123
(Қ555) Четырехразрядный приемопере-	ИП7	243	124
датчик (К555, 533, КМ555) Восьмиканальный однонаправлен- ный формирователь с симметрич- ным управлением (К555, 533,	АП5	244	125
1531) Восьмиканальный двунаправленный формирователь (К555, 533)	АП6	245	126
Ный формирователь (КЭЗЭ, ЭЗЭ) Дешифратор двоично-десятичного кода в семисегментный (К555, 533, КМ555)	ид18	247	127
Восьмивходовый селектор-мультиплексор с тремя состояниями на выходе (КР531. К555, 533, 1531,	КП15	251	128
1533, КМ555, 530) Двухразрядный 4-канальный ком- мутатор с тремя состояниями на выходе (К555, КР531, 533, 1531,	КП12	253	129
1533) Четырехразрядный селектор 2—1 с тремя состояниями (530, 533, KP531, K555, 1533)	кпи	257	130
Четырехразрядный селектор 2—1 с тремя состояниями и инверсией сигналов на выходе (530, KP531, 533, K555, 1533)	КП14	258	131
Восьмиразрядный регистр хранения с адресацией (К555, 533)	ИР30	259	132
Два элемента 5ИЛИ—НЕ (КР531) Параллельный двончный умножи- тель 2×4 разряда (К555, 533)	ЛЕ7 ИП8	260 261	133 134
Восьмиразрядный регистр с установкой в ноль (К555, 533)	ИР35	273	135
Четыре RS-триггера-защелки	TP2	279	136
(Қ555, ҚМ555, 533, 1533) Девятиразрядная схема контроля четности и нечетности (530, 533,	ИП5	280	137
1533, КР531, К555) Четырехразрядный двоичный сум- матор с ускоренным переносом	ИМ6	283	138
(К555, 533, КР1531, КМ555) ОЗУ на 64 бит с открытым кол- лекториым выходом (КР531)	РУ9	289	139

Функцион альное назиачение	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозна чение функциональ- ного аналога	Номер рнсунка
Универсальный 4-разрядный сдви-	ИР16	295	140
говый регистр (К555, 533) Четыре 2-входовых мультиплек- сора с запоминанием (К555, 533,	КШ13	298	141
1533) Восьмиразрядный уннверсальный	ИР24	299	142
регистр сдвига (530, KP531) Восьмиразрядный последователь- но-параллельный регистр сдвига	ИР28	322	143
(533) Приоритетный шифратор с во- семью входами, тремя выходами и тремя состояниями на выходе	ИВ2	348	144
(533ИВ2) Сдвоенный инверсный мульти- плексор 4—1 с тремя состояниями	КП17	353	145
на выходе (К555, 533, КМ555) Шесть формирователей на три состояния с элементом управле- ния по входу (К155)	ЛП10	365	146
Шесть инверторов с тремя состоя-	лн6	366	147
ниями на выходе (К155) Шесть формирователей на три состояния с раздельным управле- нием по входу (К155)	лпи	367	148
Восьмиразрядный регистр на триг- герах-защелках с тремя состоя- ниями на выходе (КР531, 533, К555, 530, КМ555)	ИР22	373	149
Восьмиразрядный регистр на триг- герах-защелках с тремя состоя- ниями на выходе (530, 533, K555, KM555, KP531)	ИР23	374	150
Восьмиразрядный регистр с регулированием записи информации (К555, 533)	ИР27	377	151
Арифметическо-логическое устройство (KP531)	ИК2	381	152
Восьмиразрядный последователь- но-параллельный двоичный умно- житель (533)	ИП9	384	153
Четырехразрядный сумматор-вы- числитель (К555, 533)	им7	385	154
числичель (Козо, эзэ) Два 4-разрядных двоичных счетчика (К555, 533, КМ555)	ИЕ19	393	155

Функциональное назначение	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рисунка
Четырехразрядный параллельный регистр сдвига (533)	ИР25	395	156
Схема контроллера (КР531) Восьмиразрядный буферный регистр (1533ИР33)	ВГ1 ИР33	482 573	157 158
Шестнадцатиразрядная схема контроля по коду «Хемминга» (533,	ВЖ1	630	159
К555) Регистровый файл 4×4 с тремя состояниями на выходе (К555,	ИР26	670	160
533, КМ555) Шесть элементов 2ИЛИ—НЕ (1530)	ЛЕ8	805	161
Шесть элементов 2И (1530) Шесть элементов 2ИЛИ (1530) Два 4-разрядных буферных регистра с тремя усточивыми состояниями на выходе (1533)	ЛИ7 ЛЛ3 ИР34	808 832 873	162 163 164
Наями на выходе (1995) Два логических элемента 2И—НЕ с общим входом и двумя мощными транзисторами (133, K155)	ЛП7	75450	165
Два логических элемента 2И—НЕ с мощным открытым коллекторным выходом (К155)	ЛА18	75452	166
ным выходом (КТОО) Два логических элемента 2ИЛИ с мощным открытым коллекторным выходом (К155)	ЛЛ2	7 5453	167
Быстрый умножитель 2×4 (КР531)	ИК1	AM25505	168
Шестиразрядный параллельный регистр с D-триггером (KP531)	ИР18	AM25507	169
Четырехразрядный параллельный регистр с D-триггером (КР531)	ИР19	AM25508	170
Четырехразрядный двухвходовый регистр (КР531)	ИР20	AM25509	171
Двенадцатиразрядная схема контроля четности и нечетности (KP531)	ИП10	AM93S48RC	172
Двенадцатиразрядный регистр по- следовательного приближения	ИР17	AT 2504	173
(133, К155) ОЗУ на 1024 бит (133, К155)	РУ7	93425	174
Программируемое ПЗУ на 1024 бит (530) Двунаправленный усилитель-формирователь (530, KP531)	РТ1, РТ1А АП2	MC 9001	175 176

Функциональное назна чение	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рисунка
Элемент сопряжения МОП ЗУ	ЛА 15	_	177
2И—НЕ) (133) Два логических элемента 4И—НЕ с тремя состояниями на выходе	ЛА17		178
(530, KP531) Четыре элемента 2И—НЕ/	лБі		179
2ИЛИ—НЕ (134) Два логических элемента 4И— НЕ/4ИЛИ—НЕ и логический эле- мент НЕ (134)	ЛБ2		180
Восьмивходовый расширитель по ИЛИ (133, K155, KM155)	лдз	_	181
Два логических элемента 2И с мощным открытым коллекторным выходом (133, K155)	ли5	_	182
Мажоритарный элемент (134, КР134, 533, 1533)	лп3	_	183
Логический элемент 2—2—3— 4И—4ИЛИ—НЕ (134)	ЛР2	_	184
Три схемы переключателя (134) Сдвоенный коммутатор четырех	КП8 КП9	_ _	185 186
каналов на один (134) Коммутатор на 8 каналов (134) Дешифратор для управления матрицей 7×5 на дискретных свето- излучающих диодах (К155, КМ155)	КП10 ИД8А, ИД8Б	_	187 188
Лешифратор 3—8 для управления шкалой с заполнением (КМ155, К155)	ИД11	_	189
Пешифратор 3—8 для управления шкалой со сдвигом одной точки (КМ155, К155)	ИД12	_	190
Дешифратор 3—8 для управления шкалой со сдвигом двух точек (КМ155, К155)	идіз		191
Дешифратор для управления ли- нейной светоизлучающей шкалой красного цвета (133, K155)	ИД15		192a
Дешифратор для управления линейной светоизлучающей шкалой	ид16	_	1926
зеленого или желтого цвета (133) Декадный счетчик с фазово-им- пульсным представлением нифор- мации (К155)	ИЕ1		193


Функциональное назначение	Подгруп- па, вид н порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рисунка
Четырехразрядный полусумматор (134)	ИМ4	_	194
ПЗУ на 256 бит со схемами управления (К155)	PE3	-	19 5
ПЗУ на 16К бит (К155, К555) Четыре накопительных элемента (134)	PE4 PM1	<u> </u>	196 19 7
ОЗУ на 256 бит со схемами раз- рядного и адресного управления	РУ5	_	198
(133, K155) ЈК-триггер (134) Многофункциональный логичес- кий элемент для ЭВМ (K155, KP531)	ТВ13 ХЛ1	<u>-</u>	199 200
Многоцелевой элемент цифровой структуры (МЭЦС-2) (134, КР134)	ХЛ2		201
Многоцелевой элемент цифровой структуры (МЭЦС) (134)	хлз	_	202
Четырехразрядный приемопередатчик (533)	ИП12	-	203
Четырехразрядный приемопередатчик с инверсными выходами	ИП13	-	204
(533) Двадцатичетырехразрядный по- следовательный регистр сдвига	ИР31	-	205
(1533) Дешнфратор состояний (1533)	ид17	-	206


Примечания:


- 1. Ниже приведено соответствие серий микросхем, указанных в табл. 2.6, их функциональным аналогам: 133/K155, KM155—SN54/SN74; 134/KP134—SN54L/SN74L; 530/KP531—SN54S/SN74S; 533/K555, KM555—SN54LS/SN74LS; 1530—SN54AS; 1533/KP1533—SN54ALS/SN74ALS; 1531/KP1531—54F/74F. Микросхемы серий КМ155 и КМ555 выполнены в керамических корпусах, серий К155 и К555—в пластмассовых.
- 2. Все микросхемы серии K531, выпущенные до 1983 г., имели в конце условного обозначения букву П (признак пластмассового корпуса, например, K531ЛА19П). В соответствии с новой системой условных обозначений во виовь разрабатываемых сериях микросхем,


выполненных в пластмассовом корпусе, перед цифровым обозначением серии добавляется буква Р (например, КР565). Соответственно изменено обозначение серии К531П на КР531.


- 3. На рисунках, приведенных в табл. 26, а также в табл. 20 и 2 13, где не указаны номера выводов U_{ип} и «общий», следует руководствоваться следующим положением: для микросхем в 14-выволь ном корпусе выводы 7—OV (общий), 14—U(Uип); для микросхем в 16-выводном корпусе выводы 8—OV, 16—U; для микросхем в 20выводном корпусе выводы 10-ОУ, 20-U; для микросхем в 24-выводном корпусе выводы 12—OV, 24—U; для микросхем в 8-выводном корпусе выводы 4—OV, 8—U, например К155ЛА18. Полное услова ное обозначение микросхемы образуется из номера серии и обозначения, указанного в графе «Подгруппа, вид, ...», например К155ЛА Полное условное обозначение функционального аналога образуется из обозначения соответствующей серии SN54 и номера 20, приведенного в графе «Обозначение функционального аналога», микросхема типа SN5420.
- 4. Указанные на рисунках обозначения основных функций микросхем и основных меток выводов, соответствующих ГОСТ 2.743—82 «Обозначения условные графические в схемах. Элементы цифровой техники», а также меток, отсутствующих в ГОСТ 2.743-82 и составленных на основании его рекомендаций, приведены в приложении.










































5-300














į




















































































À.

6-300





микросхем Серия	Условное обозначение корпуса				
133	401.14-4; 401.14-5; 402.16-32; 402.16-6; 402.16-16;				
	405.24-1; 405.24-2; 402.16-33; 402.16-25; 402.16-18;				
K 155	4118.24-1 201.14-1; 201.14-2; 238.16-1; 238.16-2; 239.24-1;				
KM155	239.24-2; 2101.8-1 201.14-8; 201.14-9; 201.16-5; 201.16-6				
130	401.14-4				
5 30	401.14-5; 402.16-25; 405.24-2; 4118.24-3;				
KP531	415210,20-1; 4112.16-3				
KPOSI	201.14-1; 201.16-12; 201.16-16; 238.16-2; 238.24-7; 239.24-7; 201.14-13; 2140Ю.20-1				
K555	201.14-1; 201.14-2; 2102.14-1; 238.16-1; 238.16-2;				
KM555	2140IO.20-1; 2121.28-1 2140IO.20-2; 2103.16-3; 201.16-5; 201.16-6; 201.14-8;				
	2103.16-4; 2102.14-2				
134	401.14-3; 401.14-4; 402.16-6; 402.16-11; 4112.16 2; 405.24 2				
KP134	403.24 2 201.14-1; 201.14-2; 238.16-2; 239.24-2				

Большое внимание при монтаже аппаратуры следует обращать на обеспечение помехоустойчивости микросхем. Как было указано выше (см. табл. 2.4), допустимый уровень статической помехи для

большинства ТТЛ-вентилей составляет 0.4В (в полном диапазоне рабочих температур). Однако в линиях связи и логических цепях, составленных из работающих ряда друг друга микросхем, могут возни кать импульсные помехи До пустимая импульсная помеха зависит от ее длительности, Из графика зависимости $U_{\text{поч}}(\tau_{\text{ипом}})$ для микросхемы типа 155ЛАЗ (рис. 213) видно, что при длительности импульса 15 не допустимое значенне импульсной положительной помехи может достигать 2 В Импульсная помехоустойчивость практически зависит не от напряжения питания, а от числа нагрузок Краз и коэффициента объединения ИЛИ Коб. Худшим является случай, когда в логической цепи чередуется элемент с Краз = =10. K₀₅=1 и элемент с K_{раз}=




Рис. 2 13 Зависимость допустимой динамической помехи от ее длительности:

—— положительная помеха при T= =125 °C; — — отрицательная помеха при T=—60 °C = 1 и K₀₆=8. Такие цепи наиболее чувствительны к импульсным помехам

Чтобы исключить низкочастотные помехи при монтаже микросхем на печатных платах, необходимо предусмотреть вблизи разъема установку развязывающих конденсаторов из расчета не менее 0,1 мкФ на одну микросхему. Для исключения высокочастотных помех развязывающие емкости (не менее 0,002 мкФ на одну микросхему) рекомендуется размещать по площади печатной платы из расчета одип конденсатор на группу не более чем из 10 микросхем.

Для увеличения помехоустойчивости узлов и блоков, выполненных на микросхемах с достаточно высоким быстродействием, к которым можно отнести практически все серии микросхем ТТЛ, следует обращать внимание на разводку питающего напряжения. При использовании многослойных печатных плат разводку шин «питание» рекомендуется производить в одном слое, а шин «общая» — в другом, соседнем, и шины располагать одна под другой. При наличии в слое свободной площади ее используют для увеличения поверхности общей шины.

Рассмотрим на примере серии К155 рекомендуемые правила выполнения электрических линий связи между корпусами микросхем на печатной плате. Электрические линии связи предназначены для передачи сигналов информации, синхронизации, индикации, коммутации и, как упоминалось выше, для использования в качестве шины питания и общей шины. Информационные линии связи в пределах платы выполняются как дорожки печатного монгажа. При этом необходимо, чтобы проводники, расположенные на различных сторонах платы в соседних слоях, перекрещивались под углом 45 или 90°. Максимально допустимая длина параллельных проводников, расположенных на одной стороне платы или в одном слое (при ширине печатных проводников 0,5...1,5 мм), не должна превышать значений, указанных в табл. 2.8. При этом следует иметь в виду, что длина печатных проводников, не выходящих за пределы печатной платы, может быть увеличена на 40 % относительно значений, указанных в табл. 2.8. Информационные линии связи между платами могут быть осуществлены с помощью специальной монтажной панели (кросс-поля), выполненной в виде печатной платы.

Длина линий связи на монтажной панели определяется как сумма значений длины, полученной с помощью табл. 2.8, и длины связи на монтажной панели. Если длина информационных линий связи превышает 20 см, их рекомендуется выполнять с помощью объемного монтажа. При длине линий связи до 20 см для асинхронных устройств

Таблина 2.8

	Длина проводников, мм					
Число параллельных проводников	при интервалах между проводниками, мм					
	0,5	1,0	1,5	3,0	5,0	
2 3 4 5	100 60 50 40	120 70 60 50	130 75 65 60	150 90 70 65	170 100 80 70	

и до 30 см для синхрониых их выполияют одиночным проводом. К выходу одного передающего элемента допускается подключать до пяти радиальных линий I_1 общей длины не более 50 см. На панелях длиной от 0,2 до 1 м линии связи должны выполняться несогласованными витыми парами проводов. К выходу одного передающего элемента допускается подключение не более трех витых пар общей длиной не более 2 м. Следует иметь в виду, что при организации связи с помощью несогласованных витых пар время задержки распространения сигналов увеличивается пропорционально длине такой линии. На выходе передающего элеменга приращение задержки распространения при включении $\Delta t_{\rm 3дp}^{1,0} = 6 I_{\Sigma}$, при выключении $\Delta t_{\rm 3dp}^{0,1} = 8 I_{\Sigma}$, где I_{Σ} — суммарная длина линий связи, подключаемых к выходу передающего элемента. Здесь значения $\Delta t_{\rm 3dp}^{0,1} = 8 I_{\Sigma}$ при вычисляются в наносекундах, если длина линии I_{Σ} измеряется в метрах. На выходе линии связи I_{Σ} приращение задержки распространення еще более увеличивается и составляет $\Delta t_{\rm 3dp}^{0,1} = 8 I_{\Sigma} + 5 I_{\Sigma} \Delta t_{\rm 3dp}^{0,1} = 6 I_{\Sigma} + 6 I_{\Sigma}$.

Обратные провода витых пар должны быгь заземлены на передающем и приемном концах. При этом длина разделенной части витой пары не должна превышать 3 см. От несогласованной пары допускается делать отводы одиночным проводом. Суммарная длина отводов может достигать 20 см.

Линии связи от 1 до 3 м, не выходящие за пределы цифрового устройства, должны выполняться согласованными витыми парами проводов. При длине более 3 м линии связи необходимо выполнять с помощью коаксиального кабеля с волновым сопротивлением 100 Ом Линия связи согласуется с помощью включаемого последовательно резистора R = 82 Ом с допустимым отклонением сопротивления $\pm 5 \%$. Резистор должен устанавливаться непосредственно у выхода передающей микросхемы. Длина коаксиального кабеля не должиа превышать 30 м. При согласованной линии связи приращение задержки распространения на выходе передающего элемента при включении $\Delta t_{3\pi p}^{1,0} = 6$ нс, а при выключении $\Delta t_{3\pi p}^{0,1} = 8$ нс. На выходе линии связи задержка распространения (в наносекундах) увеличивается пропорционально длине линии связи 1 (в метрах): $\Delta t_{3\pi D}^{1.0} = 6 + 51$; $\Delta t_{e\pi D}^{0.1} =$ =8+51. В отличие от рассмотренного последовательного согласования возможна работа на коаксиальный кабель с параллельным согласованием. В этом случае резистор с сопротивлением, равным волновому сопротивлению кабеля, включается «параллельно» в конце линии связи. Для работы на кабель могут быть использованы микросхемы 109ЛИ1 и магистральные усилители К155ЛЕ6, К531ЛА16.

Микросхема 109ЛИ1 — это шестивходовый логический элемент И, предназначеный для работы на низкоомную нагрузку в качестве магистрального усилителя Он работает непосредственно от микросхем ТТЛ и может быть нагружен на ТТЛ-входы через коаксиальный кабель с волновым сопротивлением 75 Ом.

Пример совместной работы микросхем типов 155ЛАЗ и 109ЛИ1 через кабель с волновым сопротивлением 75 Ом при последовательном и параллельном согласовании показан на рис. 2.14. Длительность импульса на выходе микросхемы типа 109ЛИ1 при параллельном согласовании (рис. 2.14, а) должна быть не менее 200 нс, а при последовательном согласовании (рис. 2.13, б) — не менее 1 мкс. Макси-




Рис. 214. Схемы связи для коаксиального кабеля при параллельном (a) и последовательном (б) согласовании, а также при работе на кабель с волновым сопротивлением 50 Ом (в)

мальная длина кабеля выбирается таким образом, чтобы падение напряжения в кабеле не превышало 50 мВ. Схема работы ИС К155ЛЕ6 на согласованный кабель с волновым сопротивлением 50 Ом представлена на рис. 2.14, θ .

Передача информационных сигналов может быть осуществлена с помощью экранированного провода с обязательной посылкой стробирующего сигнала по коаксиальному кабелю. При этом стробирующий сигнал должен быть задержан относительно информационного на время действия переходных процессов, а длительность импульсов информационных сигналов должна выбираться из условия $t_{\mathbf{z}} > t_{3,perp} + t^{0.1(1,0)}$, где $t_{3,perp} - \mathbf{b}$ время задержки стробирующего сигнала относительно информационного; $t^{0.1(1,0)} - \mathbf{b}$ время переключения схемы, принимающей информацию.

При печатном монтаже линии связи сигналов синхронизации должны быть удалены от информационных линий и от линий снихронизации другой фазы на расстояние не менее 2,5 мм. Линии связи ог выходов микросхем до элементов индикации рекомендуется выполнять одиночными проводами, которые можно укладывать в жгут. Длина линии связи в этом случае определяется из условия обеспечения максимально допустимого напряжения, приложенного к выходу микросхемы.

Коммутационные липии связи (линия между переключательными тумблерами, контактами реле и микросхемой) рекомендуется выполнять экраинрованным проводом. Допускается применение одиночных

проводников длиной до 03 м и витых пар длиной до 3 м.

Расширенный в последние годы фучкциональный состав микросхем серий ТТЛ, особенно К155, К555, за счет включения счетчиков, регистров, сумматоров и элементов запоминающих устройств значительно упростил построение цифровых устройств, позволил уменьшить число внешних монтажных соединений, что в конечном счете привело не только к сокращению объема аппаратуры на микросхемах, но и к повышению ее падежности.

Однако кроме стандартных схем, представляющих собой типовые узлы и блоки ЭВМ и устройств дискретной автоматики для построегия аппаратуры, необходимо иметь специализнрованные схемы с от-

крытым коллектором, обеспечивающие работу на нестандартную пагрузку, такую как реле, индикационные лампы накаливания, светодноды, линин задержки. С учетом этого в состав серий 133, К155 были включены микросхемы с открытым коллектором: 133ЛА7, К155ЛА7, 133ЛА8, К155ЛА8. Микросхемы 133ЛА7, К155ЛА7, 133ЛА8, К155ЛА8 могут быть использованы и как логические элементы И—НЕ при подключении их выходов через внешний резистор к источнику питания 5 В ± 5 %. В этом режиме времена включения и особенно выключения входного сигнала не оговариваются в отличие от остальных логических элементов микросхем серии ТТЛ, у которых, как уже отмечалось, это время ограничено значением 150 нс.

Разработка микропроцессорных схем и объединение их в мини-ЭВМ с помощью шин магистральной системы привели к созданию микросхем ТТЛ с тремя состояниями на выхозе (К155ЛПв, К155ИР15, К155ЛП10, КР531ЛА17, КР531АП4). Кроме того, широко применяются элементы со стробированием серий К155ЛЕ3, К155КП1, К155КП5, К155КП7. Коды в общий провод шины данных можно передавать через ЛЭ с открытым коллектором. Многие микросхемы памяти имеют выходы с открытым коллектором, что дает возмож-

ность собирать штабели (стеки) памяти большой емкости.

2.5. Микросхемы эмиттерно-связанной логики

Цифровые микросхемы эмиттерно-связанной логики (ЭСЛ) представляют собой транзисторные схемы с объединенными эмиттерами и обладают по сравнению с другими типами цифровых ЛЭ наибольшими быстродействием и потребляемой мощностью. Большое быстродействие (по-другому — малое среднее время задержки распространения) для схем ЭСЛ обусловливается тем, что в этих элементах транзисторы работают в ненасыщенном (линейном) режиме. На выходах применяются эмиттерные повторители, ускоряющие процесс заряда емкости нагрузки. Уменьшение времени задержки распространения достыгается также за счет ограничения перспада выходиого напряжения, что, однако, приводит к уменьшению помехоусточняюсти схем ЭСЛ. Из разработанных в последние годы цифровых микросхем ЭСЛ наибольшее распространение получили серии 190 и К500, являющиеся апалогоми ширско известной зарубежной серии МС10000 (первоначальный разработчик — фирма Motorola)

Рассмотрим принцип построения схем ЭСЛ на примере базового ЛЭ серии 100, выполняющего одновременно функции ИЛИ—НЕ и ИЛИ (рис. 2.15). Схема состоит из дифференциального усилителя, собранного на транзисторах VT1—VT5. В этом усилителе при подаче на входы перепада напряжения ток l_2 может протекать либо через транзистор VT5, на базу которого постоянно подано опорное напряжение $U_{\text{оп}}$ —2,09 В (в это время на входах X1—X4 имеется отрицательное запирающее напряжение), либо через транзисторы VT1—VT4, когда на их базы попадает потенциал, больший опорного

напряжения

Выходные эмиттерные повторители (транзисторы VT7 и VT8) подключаются к источнику смещения уровня $U_{\text{сму}} = -2 \text{ B} \pm 5 \%$ через внешние нагрузочные резисторы $R_{\text{H}1}$ и $R_{\text{H}2}$ с номиналами 51 Ом. Малое выходное сопротивление секем ЭСЛ обеспечивает согласование выходных и входных напряжений уровней ЛЭ при их совместной работе и возможность непосредственно подавать сигналы в кабель




Рис. 2.15. Базовый элемент ИЛИ-НЕ/ИЛИ микросхемы ЭСЛ

с волновым сопротивлением 50 Ом. Схема ЭСЛ подключается к источнику отрицательного напряжения питания $U_{\rm нп}=-5,2~{\rm B}\pm 5~\%$. Коллекторные цепи заземляются. Такое включение обеспечивает меньшую зависимость выходного напряжения от наводок по цепи питания и лучшую помехоустойчивость. Значение перепада напряжения для схем ЭСЛ составляет 0,69 В, а запас помехоустойчивости 125 мВ. Отрицательные и малые по величине логические уровни схем ЭСЛ $(U_{\rm nbx}^1=-0,96~{\rm B};~U_{\rm nbx}^0=-1,65~{\rm B})$ не позволяют обеспечить их непосредственную стыковку со схемами ТТЛ. Совместная работа микросхем ТТЛ и ЭСЛ осуществляется с помощью специальных схем взачиных преобразователей уровней, входящих в состав всех указанных схем серий ЭСЛ.

Все входы базового ЛЭ через резисторы утечки R3—R6 с сопротивлением примерно 50 кОм подключены к источнику отрицательного напряжения $U_{\rm пл} = -5.2~{\rm B} \pm 5~\%$. Такое включение позволяет оставлять в аппаратуре неиспользованные входы неприсоединенными. Для исключения влияния на логическую часть схемы импульсных помех, возникающих в коллекторных цепях эмиттерных повторителей в момент переключения схемы при работе на пизкоомную нагрузку, используются две общие шины: одна для выходных эмиттерных повторителей, другая — для внутренней логической части схемы.

Опорное напряжение $U_{\rm on}$ =—2,09 В создается специальной температурно-компенсированной схемой (транзистор VT6, диоды VD1, VD2, резисторы R8—R10) и выбирается таким образом, чтобы оно было ниже минимального напряжения «1».

Наличие на выходах схемы эмиттерных повторителей, имеющих низкое выходное сопротивление, обеспечивает как высокое быстродействие, так и значительную нагрузочную способность схем ЭСЛ (Краз ≥ 15). Для повышения нагрузочной способности в состав циф-

ровых микросхем серий ЭСЛ включены специальные схемы с большим коэффициентом разветвления ($K_{\rm pa,l} = 50...100$ при $C_{\rm H} > 100$ пФ). Увеличение коэффициента объединения по входам может быть достигнуто за счет подключения к базовой схеме логического расширителя, однако это приводит к существенному синжению быстродействия схемы из-за значительных паразитных емкостей, поэтому схемы расширителей не включаются в состав схем ЭСЛ [1]. Рассмотрим схемы ЭСЛ более подробно.

2.5.1. Функциональный состав микросхем серий ЭСЛ

Функциональные возможности микросхем серий ЭСЛ велики. В этих сериях наряду с ЛЭ и D-триггерами имеются дешифраторы, мультиплексоры, ЗУ и узлы арифметических устройств. Это обеспечивает их широкое применение в быстродействующих вычислителях. Функциональный состав цифровых микросхем ЭСЛ и их аналоги приведены в табл. 2.9.

Рассмотрим подробнее назначение и особенности работы некоторых микросхем серии 100. Микросхемы 100ЛМ101, 100ЛМ102, 100ЛМ105, 100ЛМ109, 100ЛЕ106 (и соответствующие микросхемы серий К500, 1500, К1500) выполняют функции ИЛП—НЕ/ИЛИ и по-

строены на базе основного ЛЭ.

Микросхемы 100ЛП115 и 100ЛП116 могут быть использованы как приемники парафазного сигнала с двулпроводной линии связи (при этом выводы встроенных в корпус источников опорного напряжения не используются) и как ЛЭ с постоянными напряжениями «0» и «1» на выходе (при внешнем соединении вывода источника опорного напряжения с определенными входиыми выводами).

Микросхема 100HP400 представляет собой матрицу нагрузочных резисторов (четыре резистора с номиналами 500 Ом и четыре резистора с номиналами 800 Ом), которые при соответствующей коммутации используются в качестве нагрузки па несогласованных входах

логических схем серии.

Микросхема 100ТМ130 (рис. 220, табл. 2.9) предсгавляет собой два D-триггера, снабженных входами установки (S), сброса (K), сихронизации (\overline{C}_E) и общим входом синхронизации (C). Прием информации с входа D осуществляется в течение времени, когда C=0, $\overline{C}_E=0$, при этом любое изменение информации на входе D передается на выходы триггера. Запоминание информации осуществляется в момент перехода сигнала на входе C из состояния «0» в состояние «1». При $\overline{C}_E=1$ триггер блокируется по входу C. Принудительная установка триггера в состояние «1» (вход S) и сброс (вход R) производятся при $C=\overline{C}_E=1$, при этом сигнал на входе D не влияет на состояние триггера. При управлении триггером по входам R и S импульсы установки и сброса не должны перекрываться по времени.

Микросхема 100ТМ134 в отличие от 100ТМ130 имеет два ниформационных входа D1 и D2 и дополнительный селекторный вход S. При подаче «1» на вход S записывается информация только по входу D1, при подаче «0» на вход S запись информации происходит только по входу D2.

Функциональное назначени.	Подгруппа, вид и поряд- ковый номер разработки	Обозначе- ние функ- циональ- ного ана- лога	Номер рисунка
Четыре логических элемента 2ИЛИ—	ЛМ101	101	1
НЕ/2НЛИ (100, 500, К500, К1500) Три логических элемента 2ИЛИ—НЕ и логический элемент 2ИЛИ—НЕ/ 211Л11 (100, 500, K500, K1500,	ЛМ102	102	2
1500) Два логических элемента 2ИЛИ— НЕ/2ИЛИ и логический элемент ЗИЛИ—НЕ/ЗИЛИ (100, 500, K500,	ЛМ105	105	3
К500М, К500Т) Два логических элемента ЗИЛИ—НЕ и логический элемент 4ИЛИ—НЕ (100, 500, K500, K500M, K500T)	ЛЕ103	106	4
Три логических элемента ИСКЛЮ- ЧАЮЩЕЕ ИЛИ—НЕ/ИЛИ (100, 500. K500, K500M, K1500, 1500)	ЛП107	107	5
Два логических элемента 5ИЛИ— НЕ/5ИЛИ, 4ИЛИ—НЕ/4ИЛИ (100, 500, K500, K500M)	ЛМ109	109	6
Два логических элемента ИЛИ с мощным выходом (100, 500, K500, K500M, K500T)	ЛЛ110	110	7
Два логических элемента ИЛИ—НЕ	ЛЕ111	111	8
с мощным выходом (100, 500, K500) Три приемника с линии (500, K500, K500M, K1500, 1500)	ЛГП14	114	9
Четыре приемника с линии (100, 500, К500)	лпн5	115	10
Три приемника с линии (100, 500,	ЛП116	116	1!
К500, К500М, К500Т) Два логических элемента 2—3ИЛИ— 2И—НЕ 2—3ИЛИ—2И (100, 500, К500, К500М, К1500)	ЛК117	117	12
Два логических элемента 3—3ИЛИ— 2И (100, 500, К500, К1500, 1500)	ЛС118	118	13
Логический элемент 3-3-3-	ЛС119	119	14
4ИЛИ—4И (100, 500, K500, K1500) Логический элемент 3—3—3— ЗИЛИ—4И—НЕ/3—3—3—ЗИЛИ— 4И (100, 500, K500, K500M)	ЛК121	121	15
Преобразователи уровня (100, 500,	ПУ124	124	16
К500, К1500) Преобразователи уровня (100, 500,	ПУ125	125	17
К500, К1500, 1500) Возбудитель линии (100, 500, К500) Приемник с линии (100, 500, К500)	ЛП128 ЛП129	128 129	18 19


Функциснальное назначение	Погруппа, вид и поряд- ковый номер разработки	Обозначе- ние функ- циональ- ного аналога	Номер рисунка
Два D-триггера (100, 500, К500,	TM130	130	20
K500M, K1500, 1500) Два D-триггера (100, 500, K500,	TM131	131	21
К500М, К500Т, К1500) Четыре D-триггера-защелки (100, 500, К500, К500М, К500Т)	TM133	133	22
Два D-триггера (100, 500, К500,	TM134	134	23
К500М) Два ЈК-триггера (100, К500, К500М) Универсальный двоичный счетчик (100, 500, К500, К1500)	ТВ135 ИЕ136	135 136	24 25
Универсальный десятичный счетчик (100, 500, K500)	ИЕ137	137	26
Универсальный регистр сдвига (100, 500, K500, K1500, 1500)	ИР141	141	27
ОЗУ на 256 бит (256×1) со схемами управления (100, 500, K500)	РУ410	144	28
O3У на 64 бнта (16×4) со схемами управления $(100, 500, K500)$	РУ145	145	29
ОЗУ на 64 слова по одному разряду (100, 500)	РУ148	148	30
Программируемое ПЗУ на 1024 бит (500, K500)	PE149	149	31
Деенадцативходовая схема контро- ля четности (500, K500, K500T, K1500, 1500)	ИЕ160	160	3 2
Трехразрядный дешифратор низкого уровня (100, 500, K500)	ИД161	161	33
Трехразрядный дешифратор высокого уровня (100, 500, K500)	ИД162	162	34
Восьмиканальный мультиплексор (100, 500. K500)	ИД164	164	35
(100, 500. K000) Кодирующий элемент с приоритетом (100, 500, K500)	ИВ165	165	36
Четыре D-триггера с входными мультиплексорами (100, 500, К500)	TM173	173	37
Схема быстрого переноса (100, 500, K500, K1500)	ИП179	179	38
Сдвоенный высокоскоростной сум- матор-вычислитель (100, 500, K500, K1500)	ИМ180	180	39
Арифметическо-логическое устройство на 16 операций с двумя четырехбит-	ип181	181	40
ными словами (100, 500, K500, K1500) Два логических элемента ИЛИ с мощным выходом (100, 500, K500, K500T)	лл210	210	41
	!	<u> </u>	


Функциональное назначение	Подгруппа, вид и поряд- ковый номер рэзработки	Обозначение фуикционального аналога	Номер рисунка
Два логических элемента ИЛИ—НЕ с мощным выходом (100, 500, K500,	ЛЕ211	211	42
K500T) Три приемника с линии (100, 500, K500, K500M, K500T)	ЛП216	216	43
Дво D-триггера (100, K500, K500М, K500Т)	TM231	231	44
ОЗУ на 1024 бит (1024×1) со схемами управления (100, 500, K500, K1500, 1500)	РУ415	415	45
Четыре магистральных передатчика со стробированием (К1500, 1500)	ЛП112	100 112	46
Шестиканальный магистральный передатчик (К1500)	BAI23	100 123	47
Шестиразрядный регистр хранения (К1500, 1500)	HP151	100 151	48
Сдвоенный восьмивходовый мульти- плексор (К1500, 1500)	КП163	100 163	49
Девятиразрядная схема сравнения (К1500)	СП166	100 166	50
Универсальный дешифратор (К1500, 1500)	ИД170	100 170	51
Схемы интерфейса (К1500) Три логических элемента ИЛИ—НЕ с мощным выходом (магистральные усилители) (500, К500, К500М)	ИП194 ЛЕ123	100 194	52 53
Девятиразрядный буферный вентиль (К1500, 1500)	ЛП122	_	54
Блок маскируемого объединения (К1500, 1500)	ИП156	_	55
Четыре двухвходовых мультиплексора с защелкой (К1500, 1500)	КП155	_	56
Шестнадцатив ходовый мультиплек- сор (К1500, 1500)	КП164	-	57
Трехразрядный четырехвходовый мультиплексор (К1500, 1500)	КП171	_	58
Программируемое ПЗУ на 1024 бит (256×4) (500, К500, К1500)	PT416	_	59

Примечання:

^{1.} Микросхемы серий 100, 500, K500 имеют одинаковый температурный днапазон (—10... $+70\,^{\circ}$ С) и выполнены в следующих корпусах: серия 100 — 402.16-6, 402.16-32, 405.24-1; серия 500 — 238.16-2, 239.24-2; серия K500 — 238.16-2; 201.16-5; 201.16-8; 201.16-6; 239.24-2; 2103.16-2; 201.16-1; 2107.18-3.

^{2.} Индекс M означает, что микросхемы находятся в керамических корпусах 201.16-5, 201.16-2, индекс Т — в керамических корпусах 201.16-8, 201.16-1.








Puc. 24


Puc. 25


Puc. 26

















Рис. 2.16. Условные графические обозначения (a) и временные днаграммы работы (б) микросхемы 100ТМ131

Микросхема 100ТМ131 (рис. 2.16, a) представляет собой два двойных D-триггера типа \overline{C}_Γ и общим входами установки S, сброса R, синхронизации \overline{C}_Γ и общим входом синхронизации C. Прнем информации на велущий \overline{m} (master) триггер с входа D осуществляется при C=0 и $\overline{C}_\Sigma=0$. В это время ведомый S (slave) триггер хранит информацию, принятую па триггер в предыдущем такте. Запоминаение информации происхолит в момент перехода сигнала иа входе C из состояния «0» в состояние «1». При этом триггер \overline{m} переходит в режим хранения, а триггер S—в режим приема. Информация, записанная ранее в триггере \overline{m} , передается на выход схемы При $\overline{C}_E=1$ триггер блокируется по входу C. Временная днаграмма работы микросхемы 100TM131 представлена на рис. 2.16, δ .

Для осуществления счетного режима необходимо соединить выход \bar{Q} со входом D и подать счетные импульсы на вход C или \bar{C}_E . Принудительная установка (S) и сброс (R) осуществляются в любой момент времени независимо от состояния других входов триггера

Микросхема 100ТМ133 (рис. 22, табл. 29) представляет собой четыре D триггера со сгробирующими элементами на входах триггеров. По парам триггеров элементы стробирования разделены входами стробирования G1, G2, входом синхронизации \overline{C}_E и общим входом синхронизации C. Прием информации с входа D производится при C=1 и \overline{C}_E =1, при этом прямая передача информации с входа на выход схемы может быть заблокирована сигналом «1» на входе стробирующего элемента. Запоминание информации происходит в момент перехода сигналов на входах G1, G2 из состояния «1» в состояние «0». При синхронизации всех триггеров по общему входу С на входах раздельной синхронизации должен быть установлен «0» или они должны остаться неподключенными При раздельной синхронизации пар триггеров по входам \overline{C}_E общий вход синхронизации должен оставаться неподключенным или на него необходимо подать сигнал «0».

Для обеспечения правильной работы триггеров необходимо учитывать ряд дополнительных параметров, показанных на временных

днаграммах: $t_{3D}^{1,0}$, $t_{3S}^{1,0}$ — минимально допустимое время запаздывания фронта или среза сигнала на входах D нли S по отношению к положительному фронту импульса синхронизации; $t_{0nD}^{1,0}$, $t_{0nS}^{1,0}$ — минимально допустимое время опережения фронта или среза сигналов на входах D или S по отношению к положительному фронту импульса синхронизации. Значения этих параметров должны быть следующими: t_{0nD}^1 относительно входа D не менее 2,5 нс; t_{0nS}^1 относительно входа S не мснее 3,5 нс; t_{3D}^1 относительно входа D не менее 1 5 нс; t_{3S}^1 относительно входа S не менее 1,5 нс.

Микросхема 100ИД164 (рис. 35, табл. 29) представляет собой 8-канальный мультиплексор с входом запрета W, выполненный на базе основных ЛЭ. Наличне входа запрета позволяет организовать цепн дешифрации высокого уровня и осуществить операцию МОНТАЖНОЕ ИЛИ выходов схем для мультиплексирования (объединения) более восьми каналов. Микросхема 100ИЕ160 (12-входовая схема контроля четности) представляет собой комбинацию девяти ЛЭ, реализующих функцию ИСКЛЮЧАЮЩЕЕ ИЛИ. Схема предназначена для формирования импульсов четности или определения четности слов длиной до 12 бит. Выходное напряжение соответствует уровню «1», если на входах схемы присутствует нечетное число «единиц».

Микросхсма 10011П179 является блоком быстрого переноса и предназначена для совместного использования с микросхемой 100ИП181 в быстродействующих арифметических и логических устройствах, работающих со словами большой длины. Микросхема 100ИП181 (рис. 40, табл. 2.9) — быстродействующее универсальное арифметическо-логическое устройство (АЛУ), предназначенное для выполнения 16 логических функций и 16 арифметических операций с двумя 4-разрядными числами.

Входы A0 — A3 и B0 — B3 — информационные (см. рис. 40, табл. 2.9). Входные переменные A и B в схемах положительной логики подаются в дополнительном коде, выходная функция Y в этом случае также формируется в дополнительном коде. Прямой код переменных A, B и выходной функции Y используется при работе AЛУ в схеме отрицательной логики (верхнему уровню соответствуют «0», нижнему — «1»). Входы S0 — S3 используются для задания кода выполняемой операции В зависимости от сигнала на входе М устройство выполняет логические или арифметические операция. В схему АЛУ встроены цепи полного внутреннего переноса. Вход С является входом переноса от предыдущих разрядов. На выходе X2 формируется сигнал переноса в следующий разряд.

Совместное использование микросхем 100ИП181 и 100ИП179 (рис. 38, табл. 2.9) позволяет для 32-разрядных слов почти вдвое сократить время выполнения арифметических операций. В режиме работы с ускоречным переносом применяются вырабатываемые в АЛУ два дополнительных сигнала группового переноса (выходы X1 и X3). Выполнение логических пресбразований входных переменных А и В осуществляется при полаче на вход М сигнала «1», что обеспечивает блокировку цепей внутреннего переноса. Для совместной работы микросхем серии 100 и 133, 155 используются микросхемы 100ПУ124 (рис. 16, табл. 2.9), предстарляющая собой четыре 2-входовых преобразователя уровня для перехода от микросхем

ТТЛ к микросхеме ЭСЛ, и 100ПУ125 (рис. 17, табл. 2.9), представляющая собой четыре 2-входовых преобразователя уровня для не-

рехода от микросхем ЭСЛ к микросхемам ТТЛ

При проектировании фугкциональных узлов с применением схем преобразователей уровня (ПУ) следует учитывать, что уровень «0» ($U_{\rm BMX}^0 \ll 0.5$ В) несколько больше уровия «0» микросхем ТТЛ ($U_{\rm BMX}^0 \ll 0.4$ В) что снижает помехоустойчивость последних на 100 мВ. Коэффициент разветвления схем ПУ при раболе на входы микросхем 133, K155 — не более 8, а на входы микросхсм 130 — не более 6.

2.5.2. Основные электрические параметры микросхем серий ЭСЛ

Цифровые микросхемы ЭСЛ кроме обычного перечня электрических параметров, типичных для других цифровых схем, имеют также особые статические параметры: входные п выходные пороговые напряжения. На рис. 2.17 приведены типовые передаточные характеристики основного ЛЭ серий 100, К500 по прямому и инверсному выходам. С помощью этих графиков можно дать определения следующим параметрам микросхем ЭСЛ: $U_{\text{вхлор}}^1$, $U_{\text{вхлор}}^0$ — входные пороговые напряжения; $U_{\text{вх}}^1$, $U_{\text{пх}}^0$ — входные напряжения; $U_{\text{вхлор}}^1$ — выходные напряжения; $U_{\text{вклор}}^1$ — выходные напряжения единицы и нуля. По этим параметрам рассчигываются напряжения статической помехоустойчивости $U_{\text{пом}}^1 = U_{\text{вклор}}^1$ — $U_{\text{вклор}}^1$ — $U_{\text{вклор}}^2$ — $U_{\text{вклор}}^1$ — $U_{\text{вклор}}^2$ —

С учетом малых значений выходных логических уровней и неизбежного технологического разброса номиналов элементов (следовательно, и электрических параметров ключей) для микросхем ЭСЛ установлены максимальные и минимальные значения параметров, определяющих передаточную характеристику (табл. 2.10). Эти параметры соответствуют: допустимым статическим помехам (при $-10 < t < 75\,^{\circ}\text{C}$) $U_{\text{пом}}^{1} > 125\,^{\circ}\text{MB}$, $U_{\text{пом}}^{1} > 155\,^{\circ}\text{MB}$; отклонению выходных уровней «1» и «0» (при $t = 25\,^{\circ}\text{C}$) $\Delta U_{\text{вых}}^{1} < 200\,^{\circ}\text{MB}$, $\Delta U_{\text{пом}}^{1} < 150\,^{\circ}\text{MB}$; логическому перепаду напряжения (при $t = 25\,^{\circ}\text{C}$) $\Delta U_{\pi} < 370\,^{\circ}\text{MB}$; зоне переключення напряжения (при $t = 25\,^{\circ}\text{C}$) $\Delta U_{\pi} < 370\,^{\circ}\text{MB}$

Малое выходное сопротивление эмиттерного повторителя обеспечивает высокую пагрузочную способность микросхем ЭСЛ по постоянному току. Однако реальная нагрузочная способность в динамическом режиме за счет входной емкости схемы и емкости монтажа уменьшается до $K_{pa_3} = 15$

Рассмотрим дипамические параметры микросхем ЭСЛ Основным параметром, определяющим динамические свойства микросхем, является время задержки распространения при включении и выключении $(t_{\rm 3,0}^{1,0})$, $t_{\rm 3,2}^{0,1}$) Микросхемы ЭСЛ — самые быстродействующие цифровые микросхемы. При нормальных условиях и сопротивлении

	Значение параметра при температуре, ^С						
	10			25	75		
Параметр	минк- мальное	м акси- малъное	мини- мальное	макси- мально°	мини- мальное	макси• мальное	
U _{вых пор} , В	-1,040	_	0.980	_	-0 920		
$U_{\scriptscriptstyle \mathrm{BMX}}^{\scriptscriptstyle \mathrm{I}}$, B	-1,020	-0,860	0 960	-0810	-0 900	-0,720	
$U^0_{\mathtt{Bax}\ \mathtt{nop}},\ iB$	-	-1,650		1,630	_	-1,605	
U _{вых} , В	-1,880	-1,670	-1,850	-1.650	-1 830	-1,625	

нагрузки $R_n\!=\!51$ Ом типовое значение времени задержки распространения для них составляет 7 нс. Время задержки измеряется на уровне $50\,\%$ полного логического перепада напряжения при переключении схемы.

Из характеристик зависимости динамических параметров от характера нагрузки, приведенных на рис. 2.18, видно, что наибольшее влияние на задержку распространения оказывают изменения напряжения питания, напряжения смещения уровня и увеличение емкостной нагрузки.




Рис. 2.17. Передаточная характеристика основного логического элемента микросхемы ЭСЛ:

—— выход ИЛИ—НЕ, ——— вы->од ИЛИ




Рис. 2.18 Зависимости динамических параметров микросхем ЭСЛ от резистивной нагрузки (а), емкостной нагрузки (б), напряжения источника питания (в), напряжения смещения уровня (г) и температуры (θ)

Рассматриваемые серии микросхем ЭСЛ 100, К500 имеют идентичные электрические параметры и отличаются только функциональным составом, типом корпуса и условиями эксплуатации. В табл, 2.11 приведены значения эксплуатационных электрических параметров основного ЛЭ серий 100 и К500 в днапазоне температур Предельно допустимые режимы эксплуатации для серий ЭСЛ приведены ниже:

Максимальное напряжение питания, B . . —7 (в течение 5 мс) Максимальное напряжение на входе, B . 0 Минимальное напряжение на входе, B . . —5,5 Максимальный выходной ток, мA 40

2.5.3. Некоторые особенности применения микросхем серий ЭСЛ

Рассмотрим особенности применения микросхем ЭСЛ на примере серии 100. Как уже огмечалось, схемы ЭСЛ имеют отрицательное напряжение источника питания $U_{\pi\pi} = -5,2$ В ± 5 % и, как следствие, отрицательные напряжения логических уровней. Кроме того, логические уровни схем ЭСЛ малы по абсолютному значению $U_{\text{вых}}^1 \approx -1$ В и $U_{\text{вых}}^0 = -1,65$ В. Все это не позволяет непосредственно соединять

	Значение	Тсмпера-	
Параметр	мини- мальное	макси- мальное	тура окру- жающей среды. °С
Входной ток «0» $I_{\rm BX}^{0}$, мк A	0,5	_	25
Входной ток «1» $I_{\rm BX}^{1}$, мк A	_	265	25
Выходное пороговое напряжение «1» $U^{\rm I}_{{\rm Bыx. nop}},\; {\rm B}$	-0,92 $-1,04$		75 -10
Выходное пороговое напряжение «0» $\mathbf{\mathfrak{b}}^0_{\mathtt{LMX}}$ пор, B	_	-1,605 -1,650	75 —10
Выходное напряжение «1» $U_{\text{вых}}^1$, В	-0.9 -1.02	-0,72 $-0,86$	75 —10
Выходное напряжение «0» $U_{\rm вых}^0$, В	-1,83 $-1,88$	-1,625 $-1,67$	75 —10
Ток потребления Іпот, мА		25	75
Время задержки распространения при выпючении $t_{\rm adp}^{1,\theta}$, нс		2,9	25
Время задержки распространения при выключении $t_{\rm 3dp}^{0,1}$, нс	_	2,9	25
Коэффициент разветвления по выходу		15	75
Мощность потребления $P_{\text{пот}}$, мВт (на элемент ИЛИ—НЕ ИЛИ)		35	25

входы и выходы микросхем ЭСЛ с микросхемами ТТЛ или с микросхемами, выполненными на МОП-структурах. Для взаимной стыковки схем с различными по величине логическими уровнями на выходе следует применять специальные схемы преобразователей 100ПУ124, 100ПУ125. При монтаже аппаратуры на микросхемах серии 100 (кроме микросхем 100ЛП115, 100ЛП116, 100ПУ124) все неиспользованные входы и выходы оставляют свободными.

Неиспользованные входы микросхем 100ЛП115, 100ЛП116 должны быть подключены к источнику опорного напряжения (вывод 9 микросхемы 100ЛП115 и вывод 11 микросхемы 100ЛП116) или к напряжению источника питания $U_{\rm un} = -5.2~{\rm B} \pm 5~\%$. Неиспользованные входы микросхемы 100ПУ124 (рис. 16, табл. 2.9) подключают к источнику питания $U_{\rm un} = 5.0~{\rm B} \pm 5~\%$ через резистор с номиналом 1 кОм. К одному резистору допускается подключение не более 20 неиспользованных входов. При необходимости подавать на входы нескольких микросхем постоянный сигнал «0» последний может быть получен от любой микросхемы серии 100, формирующей сигнал «0» при подключенных входах. Число нагрузок, которое можно присоединять к выходу такого элемента, не должно превышать 24.

Рассмотренные микросхемы ЭСЛ допускают объединение их по




Рис. 2.19. Схемы объединения микросхем ЭСЛ по выходам в МОН-ТАЖНОЕ ИЛИ (а) в МОНТАЖНОЕ И (б) и схемы объединения прямого и инверсного выходов (в)




Рис 2 20 Схема передачи синчалов от нескольких микросхем ЭСЛ по одной сбщей шине связи (a) и временные диаграммы (δ)

прямым и инверсным выходам в МОНТАЖНОЕ ИЛИ или МОНТАЖНОЕ И с коэффициентом объединения K_{o6} вых $\ll 4$, а также объединение прямого выхода с инверсным (рис. 2.19). Последний способ объединения позволяет принимать и передавать сигналы от нескольких элементов по одной общей линии связи (рис. 2.20, а).

Следует иметь в виду, что при увеличении числа объединений по выходу изменяются уровии выходного напряжения, что приводит к снижению помехоустойчивости микросхем. Кроме того, в схемах, объединенных в МОНТАЖНОЕ ПЛИ, при переключении хотя бы одной микросхемы из состояния «1» в состояние «0» на выходе объединенных схем появляется отрицательная помеха (рис. 2.20, б), которая может вызвать дожное срабатывание элемента-нагрузки. Амплитуда и длительность помехи зависят от длины линии связи, соединяющей элементы в МОНТАЖНОЕ ИЛИ. С учетом изложенного рекомендуется объединение схем по выходам производить в пределах одной платы и по возможности для микросхем, расположенных рядом. Выход с платы с установленными на ней микросхемами рекомендуется брать от схемы, не имеющей объединений по выходу в пределах платы.

 вентили, и небольшими значениями входного тока (менее 265 мкА). В пределах одной платы нагрузочная способность возрастает до $K_{\text{раз}} = 20$, а для микросхем 100ЛЛ110, предназначенных для работы одновременно на три линии передачи, $K_{\text{раз}} = 30$. Выход триггерных схем рекомендуется нагружать не более чем на шесть входов микросхем-нагрузок. К выходу схем, объединенных в МОНТАЖНОЕ ИЛИ, рекомендуется подключать входы не более 16 ключей-нагрузок, при этом следует учитывать синжение уровня выходного напряжения

и увеличение времени задержки распространения

При работе ЛЭ на резистор с номиналом $R_{\rm H}{=}51$ Ом (при $U_{\rm cm}$ у = =-2 В) приращение задержки при подключении одного входа ИС-нагрузки составляет 0,1 нс, а изменение длительности фронта выходного сигнала при увеличении нагрузки от 1 до 10 входов не превышает 0,5 ис. Во всех случаях при определении допустимого числа входов, которые могут быть подключены к выходу микросхемы, необходимо учитывать нагрузку, подключены к выходу внутри самой микросхемы. При непосредственной работе этементов друг на друга (по коротким линиям связи) в зависимости от числа нагрузок и требуемого быстродействия в эмиттерных цепях выходных повгорителей могут использоваться резисторы различных номиналов, подключаемые к источникам напряжений $U_{\rm du} = -5,2$ В либо к $U_{\rm cm}$ у =

=-2.0 B

Совместное использование микросхем ЭСЛ и ТТЛ (рис 2.21) позволяет строить узлы специального назначения. На рис. 2.21, а приведена схема индикации, построенная на микросхемах 100ПУ125 (D1) (серия ЭСЛ) и 133ЛА7 (D2) (серия ТТЛ) с использованием в качестве индикатора лампы накаливания НСМ 6,3=20. Учитывая высокое быстродействие микросхем ЭСЛ, особое внимание следует обратить на выполнение линий связи между отдельными микросхемами, а также платами, узлами и блоками Ранее были рассмотрены микросхемы 100ЛП115 и 100ЛП116, представляющие собой приемники парафазных сигналов с двухпроводной линии связи Однако передача информации между отдельными платами может осуществляться и однофазными сигналами (рис. 2.21, б). При поступлении однофазного сигнала с выхода микросхемы серии 100 (D1 — D3) на один из входов микросхемы $100 \Pi \Pi \Pi = (D5 - D7)$ или $100 \Pi \Pi \Pi = 0$ второй вход должно подаваться опориое напряжение, вырабатываемое микросхемой 100ЛП115 (вывод 9) или 100ЛП116 (вывод 11), расположенной на плате, с которой передается сигнал (рис. 2.21, б). Один источник опорного напряжения на передающей плате (D4) может быть нагружен не более чем на 10 вхолов Каждая микросхема 100ЛП115 или 100ЛП116 может использоваться как источник опорного напряження (D4) при передачах за пределы платы и как приемник сигнала с линии связи (D5 — D7). Линия передачи опорного напряжения должна быть развязана на передающем и приемном концах конденсатором емкостью не менее 1000 пФ.

В пределах одной платы рекомендуются три основных способа связи между элементами. Последовательный способ применяется при длине линии связи между ИС-источником сигнала и нагрузочным резистором не более 200 мм. Вдоль этой линии связи подключаются микросхемы-нагрузки. Рекомендуемая длина отвода линии связи— не более 30 мм. При лучевом способое от микросхемы-источника сигнала отходят лучевые линии длиной ие более 70 мм, на копце которых подключаются микросхсмы-нагрузки. Нагрузочный резистор подключается к одной из микросхем-нагрузок. Наконец, при сосре-




Рис. 2 21. Некоторые схемы включения микросхемы ЭСЛ:

a — схема индикации, δ — схема передачи информации между двуми платами устройства; ϵ — последовательный и параллельный способы согласования линии связи

доточенном способс связи от точки подсоединения нагрузочного резистора в конце линии связи длиной 200 мм отходят линии связи длиной также 200 мм к микросхемам-нагрузкам.

Для исключения «звонов» на входе приемника сигнала информацию рекомендуется передавать по согласованной линни связи. На рис. 2.21, в, г приведены схемы реализации последовательного и параллельного способов согласования линии связи. Для линии связи с волновым сопротивлением ρ =50 Ом применяются резисторы с по-

Таблица 2.12

р, Ом	R ₁ , Om	R ₂ , OM	р, Оч	R ₁ , Ow	R ₂ , Ом
50	81	130	100	162	260
75	121	1°5	150	243	390

миналами $R_1\!=\!43$ Ом и $R_2\!=\!240$ Ом (при последовательном согласовании) и $R_1\!=\!51$ Ом (при параллельном согласовании). Допускается другой способ параллельного согласования (с помощью двух резисторов R_1 и R_2 , подключаемых в конце линии) с использованием напряжения источника смещения уровия $U_{\text{см}}\!_{y}\!=\!-5,2$ $B\!\pm\!5$ %, к которому подключается резистор R_1 . Рекомендуемые номиналы резисторов R_1 и R_2 в зависимости от волнового сопротивления линии приведены в табл. 2.12.

2.6. Цифровые микросхемы на МОП-транзисторах

За последнее десятилетие широкое распространение получили микросхемы, основанные на полевых структурах. Эти структуры названы так потому, что их работа основана на регулировании уровня тока в приповерхностном слое полупроводникового материала за счет влияния поперечного электрического поля на проводимость канала. В цифровых микросхемах практическое применение получили полевые транзисторы с оксидной изоляцией, образующие структуру металл — окисел — полупроводник (МОП), и транзисторы с комбинированной нитридно-оксидной изоляцией (МНОП)

Транзисторы МОП делятся на два вида: с встроенными (легированными) и индуцируемыми каналами (рис. 2.22). В транзисторах последнего типа капал создается (индуцируется) под действием управляющего напряжения, подаваемого на затвор. С ростом этого на пряжения канал обогащается носителями. В транзисторах с встроеиным каналом он создается технологическим путем. По типу проводимости полевые транзисторы делятся на транзисторы с каналами

р- и п-типов

В отличие от биполярных в МОП-гранзисторах ток в канале




Рис. 2.22. Поперечное сечение МОП-структуры с индуцируемым (а) и встроенным (б) каналами

Рис. 2.23. Схемы инверторов на МОП-транзисторах с каналом p-типа (a), n типа (b)и на КМОП-транзисторах (a)

переносится основными носителями. Транзисторы типа МОП предсгавляют собой четырехэлектродный полупроводниковый прибор. Истоком называется электрод, от которого начинают движение основные носители в канале, стоком — электрод, к которому двигаются основные носители, затвором — управляющий электрод. Четвертый электрод присоединен к подложке — полупроводниковой области, на

которой изготавливается транзистор.

Прикладывая напряжение к затвору, можно изменять ток в канале (при постоянием напряжении на стоке), а значит, менять сопротивление канала. Транзисторы МОП-типа в отличие от биполярных управляются напряжением и в этом смысле являются аналогом электронных ламп На рис 2 23 показаны три варианта выполнения схемы НЕ на МОП-транзисторах с индуцируемыми каналами. Микросхемы на МОП-транзисторах имеют ряд преимуществ по сравнению с биполярными схемами. Они конструктивно просты, технологичны, имеют высокую помехсустойчивость и малую мощность рассеивания. МОП-вентиль занимает гораздо меньшую площадь на поверхности подложки по сравнению с биполярным ключом. Это позволяет получить микросхемы с числом эквивалентных ключей до 100 000 на одном кристалле.

Большинство выпускаемых в настоящее время цифровых микросхем на МОП-транзисторах основано на МОП-транзисторах с индуцируемыми каналами р-типа. или, как их еще называют, на р-канальных транзисторах. В последние годы получили распространение микросхемы на комплементарных МОП-транзисторах (КМОП), а также на п-канальных транзисторах. Рассмотрим более подробно


микросчемы на MOII-транзисторах.


2.6.1. Принцип работы микросхем на р-канальных МОП-транзисторах


Рассмотрим принцип работы МОП-транзистора с индуцируемым р-каналом (рис. 2.24). Если к структуре не приложены напряжения, р-п переходы, образованные областями стока, истока и подложкой, закрыты [1]. На границе раздела между полупроводником и диэлектриком образуется отрицательный заряд подвижных электронову уравновешивающий положительный заряд поверхностных состояний $Q_{\pi 08}$ (рис. 2.24, а). Электрическое поле сосредоточено на границе раздела полупроводника и окисла SiO_2 . При подаче отрицательного напряжения на затвор возникает электрическое поле, под действием которого уменьшается внутреннее электрическое поле на границе раздела. С увеличением отрицательного напряжения на затворе свободные электроны вытесняются из прилегающей к затвору области в ней образуется обедненный слой. При дальнейшем увеличении напряжения на затворе у поверхности раздела увеличнавается концентрация положительно заряженных дырок (рис. 2.24, б).

При определенном напряжении на затворе, когда в области канала накопится достаточное количество дырок, тип проводимости поверхности раздела станет дырочным и области *р*-типа окажутся соединенными друг с другом посредством инверсионного слоя с проводимостью р-типа Этот слой и служит каналом (рис. 2.24, в).

Изменяя отрицательное напряжение на затворе, можно модулировать количество несителей (дырок) в области канала, т.е. регулировать протекающий в канале ток. Канал транзистора изолирован










Рис. 2.24. МОП-транзисторы с индуцируемым р-каналом:

 а-в - различные степени обогащения канала; г - режим насыщения (длина камала уменьшается)

от основного объема подложки высокоомным слоем заряда. Если на подложке изготавливается несколько транзисторов, можно препебречь их взаимныл влиянием. Для управления проводимостью канала может быть использована подложка. Отрицательное напряжение, приложенное к подложке, приводит к отпиранию р-п переходов между подложкой и областями стока и истока. Положительное напряжение увеличивает толщину объемного заряда, уменьшает проводимость канала, а при дальнейшем увеличении может привести к полному исчезновению канала.

Напряжение на затворе, при котором между стоком и истоком появляется индуцируемый канал, называется напряжением отпирания Uотп. Под действием раности потенциалов между стоком и истоком в канале транзистора протекает определенный ток стока I_{ϵ} . Когда напряжение на стоке $\mathbf{U}_{\mathbf{C}}$ мало, ток $\mathbf{I}_{\mathbf{C}}$ прямо пропорционалел приложенному напряжению и изменяется по линейному закону. При увеличении Uc ток Ic растет, так как увеличивается электрическое поле вдоль канала. Однако одновременно $\mathbf{U}_{\mathbf{C}}$ будет компенсировать напряжение, приложенное к затвору, что вызовет уменьшение тол щины канала около стока (рис. 2.24, г), т. е. уменьшение его проводимости, и приведст к отклонению зависимости ${
m I}_{
m C}$ (U,) от линейного закона. Кроме того, повышение ${\rm U}_{\rm C}$ приводит к увеличению разности потенциалов между каналом и подложкой, что, в свою очередь, вызывает изменение толшины объемного заряда вдоль канала. Дальнейшее увеличение Іс приводит к уменьшению длины канала и насыщению I_C. Условие насыщения определяется выражением $|U_{crp}| \approx$ $\approx |U_3| - |U_{\text{ortt}}|$.

Рассмотрим примеры построения цифровых микросхем на основе р-канальных МОП-транзисторов. Существуют и достаточно широко применяются три типа схем на МОП-транзисторах: статические, квазистатические и динамические. В схемах квазистатического и динамического типов используется высокое входное сопротивление МОП-транзисторов и способность паразитной емкости затвора длительное время сохранять заряд и уровень напряжения на затворе. Схемы этого типа применяются для построения триггерных устройств, регистров н счетчиков, но основная область их применения — создание схем памяти [3].

2.6.2. Статические схемы на р-канальных МОП-транзисторах¹

На рис. 2.25 представлены слемы базовых ЛЭ, выполняющих функции И— НЕ, ИЛИ— НЕ. Для простоты здесь и на последующих рисунках не показаны цепи подложки, которая, как правило, соединяется с истоком транзистора. В переключательных схемах с общим истоком, построенных на р-канальных МОП-транзисторах, непользуется отрицательное напряжение питания цепей стока. Это схемы отрицательной логики. Схемы, приведенны на рис. 2.25, а. б, содержат два переключательных транзистора VT1, VT2 и один нагрузочный VT3. Затвор нагрузочного транзистора может быть подключен к источнику напряжения смещения, имеющему обычно болсе высоксе напряжение (по абсолютной величине), чем напряжение, коммутируемое ключевой схемой. Чаще всего затвор нагрузочного транзистора соединяется с источником напряжения питания стоковых цепей

Для реализации функции W-HE (рис. 225.a) транзисторы VT1, VT2 соединены последовательно с нагрузочным транзистором VT3, образуя так называемое ярусное включение. Ток через транзистор VT3 может течь лишь при условии, что транзисторы VT1 и VT2 открыты, т. е при наличии сигналов на обоих входах суемы W-HE. Число переключательных транзисторов (коэффициент объедичения по входу K_{o61}) может быть уреличено, однако обычно оно не превышает четырех. Благодаря высскому входному сопротивлению МОП-транзисторов ($R_{Px}>10^{12}$ Ом) инфровые микросуемы, построенные на их основе, имеют высокую нагрузочную способность ($K_{pas}>10...20$). Нагрузочная способность ограничивается лишь снижением быстродействия ключа при росте числа нагрузок, так как увеличивается постоянная времени заряда паразитной емкости нагрузки током, протекающим через нагрузочный транзистор. При $K_{pas}=10$ паразитная емхость нагрузки $C_{B}=20$ пФ, а максимальная рабочая частога равна 110 к Γ ц.

Схема ИЛИ— НЕ (рис. 2.25, б) образуется параллельным соединением переключательных транзисторов и подсоединением их объединенных стоков к истоку нагрузочного транзистора VT3. Здесь путь току через транзистор VT3 открывается при включении одного из транзисторов (VT1 или VT2), т.е. при наличии сигнала на одном

¹ Указанные схемы приведены, как один из этапов развития технологии микросхем. В настоящее время микросхемы на рМОП-транзисторах в новых разработках не применяются, их заменили на микросхемы на пМОП-транзисторах,




Рис 2.25 Принципиальные схемы базовых логических элементов для р-канальных МОП-транзисторов и их функциональное обозначение. a- и-не, b-и-или-не, b-и-или-не, b-и-или-не, b-игили-не, b-игили-

из входов схеты ИЛИ — НС. Число входов (коэффициент объединения по входу $K_{\rm обИЛИ}$) здесь может быть вдвое больше, чем у последовательных (многоярусных) схем, и достигает 10. Объясняется это тем, что у параллельных микросхем типа ИЛИ — НЕ число $K_{\rm обИЛИ}$ ограничивается лишь снижением высокого уровня напряжения за счет падения напряжения на нагрузке от суммарного тока утечки в цепях сток — исток входных транзисторов. Поскольку этот ток очень мал, $K_{\rm обИЛИ}$ может достигать 10. Увеличение же числа входных транзисторов в многоярусных схемах усложняет топологию и снижает степень интеграции микросхем рМОП-типа. Хотя $K_{\rm об }$ и превышает четырех, ярусное включение позволяет реализовать схемы более сложных логических функций, например типа И — ИЛИ — НЕ (рис. 2.25, в)

Для увеличения нагрузочной способности выход микросхем снабжается буферным каскадом В этих схемах заряд и разряд емкости нагрузки происходят всегда через небольшое сопротивление одного из открытых выходных транзисторов. Выходной каскад у таких схем аналогичен двухтактному транзисторному выходу микросхем




Рис 226 Схемы триггерев на р-канальных МОП-транзисторах а — статическии триггер; б — универсальный двухступенчатый триггер, в — временных диаграммы работы двух тактного триггера в режиме счета

ТТЛ (рис $2\,25,\,e$). При отсутствии спгнала на входе схемы открывается транзистор VT3 и емкость C_n заряжается. При подаче на вход схемы сигнала X1 гранзистор VT3 закрывается, но открывается VT4, через который происходит быстрый разряд емкости C_n . Нагрузочная способность таких схем может быть равна 20...30. Чем проще схема ячейки, тем больше емкость БНС памяти.

Соединение двух инверторов позволяет получить упрощенную схему RS-триггера, содержащую всего четыре МОП-транзистора. Полные принципиальные схемы триггеров, входящих в состав серий микросхем построенных на МОП-структурах, включают также цепп управления (входы установки «О» и «1» и счетный вход), реализуемые с помощью логических схем И, ИЛИ. В простейшем статическом триггере (рис. 2.26, а) для управления используются транзисторы VT5 и VT6. Пусть триггер находится в состоянии, при котором на выходе Q уровень напряження соответствует высокому уровню, а на выходе Q — низкому, при этом транзистор VT1 закрыт, VT2 открыт. При подаче на затвор транзистора VT5 сигнала высокого уровня последний открывается, шунтируя закрытый транзистор VTI. Напряжение на стоке транзистора VT1 уменьшается, что приводит к закрыванию транзистора VT2 и открыванию VT1. В результате схема переходит в новое состояние, при котором на выходе Q — низкий уровень, а на выходе \overline{Q} — высокий. Для перевода схемы в первоначальное состояние необходимо подать «1» на затвор тразистора VT6.

В состав серий микросхем на рМОП-транзисторах (K501, KP558, K573, KP160) наряду с комбинаторными схемами включены двухступенчатые тактируемые триггерные устройства, состоящие из основного и вспомогательного триггеров. Запись информации в такне триггеры, имеющие информационные и тактовые входы, осуществляется только с помощью разрешающего тактирующего импульса.

В двухтактном двухступенчатом RS-триггере (рис. 2.26, б) основной триггер, принимающий информацию, образован транзисторами VT1 — VT4, вспомогательный, фиксирующий состояние триггерного устройства, — транзисторами VT9 — VT12. Управление осуществляется с помощью схем И, образованных транзисторами VT5 — VT8 и VT13 — VT16.


Рассмотрим работу триггера. Пусть основной триггер находится в состоянии, когда в точке A напряжение соответствует «0», а в точке B «1» (R=S=0). Если при этом отсутствует тактовый импульс T2, то состояние вспомогательного триггера с равной вероятностью может быть Q=0 и $\overline{Q}=1$. Однако с приходом первого тактового импульса T2 на вспомогательный триггер будет переписана ииформация с основного триггера, и он установится в состояние Q=1, $\overline{Q}=0$.

Появление информационных сигналов R или S (при T1=0) не изменит состояния триггера. Если же на затвор транзистора VT7 поступит сигнал S=1 и одновременно с ним придет тактовый импульс T1, сработаєт схема I1 (транзисторы VT7, VT8), уровень напряжения в точке В изменится и будет соответствовать «0», а в точке А «1». Таким образом, основной триггер перейдет в новое состояние, которое с приходом очередного импульса T2 повторит состояние вспомогательного триггера, при этом импульсы T1 и T2 должны быть разнесены во времени

Схема двухтактного RS-триггера (рис. $2.26, \delta$) преобразуется в схему двухтактного триггера со счетным входом, если выходы \overline{Q} и Q соединить с входами основного триггера (R и S соответственно). При отсутствии счетного импульса T1 каждым поступающим импульсом T2 информация будет переписываться из основного триггера (VT1 — VT8) во вспомогательный VT9 — VT16 (см. рис. $2.26, \delta$). При первом же счетном импульсе T1 срабатывает та схема U, на обонх входах которой оказывается сугнал «1», и основной триггер устанавливается в состояние, инверсное вспомогательному. В этот момент запись информации во вспомогательный триггер заблокирована, так как U0. Очередной импульс U1 установит вспомогательный триггер в состояние, соответствующее состоянию основного.

2.6.3. Квазистатические и динамические схемы

Как уже отмечалось выше (см. § 2 6.1), в квазистатических и динамических схемах используется свойство МОП-транзистора сохранять заряд на паразитной емкости затвора в течение определенного времени. Это является основой для построения динамических ОЗУ, например, серии КР565, К589. Но в отличие от динамических квазистатические триггеры не требуют так называемого «тактового питания» в период хранения информации. Тактовое питание необходимо при записи информации; оно осуществляется тактовыми импульсами — фазами, имсющими длительность, меньшую, чем постоянная времен заряда и разряда паразитных ємкостей затворов МОП-транзисторов. По сравнению со схемами статического типа квазистатические и динамические схемы триггеров позволяют в 2...3 раза уменьшить число используемых в МОП-транзисторов, что является резервом наращивания емкости ЗУ.



Наибольшее распространение получили схемы двух,- трехфазных квазистатических триггеров D-типа. Напомним, что триггеры, называемые также триггерами-защелками, предсгавляют собой устройство с двумя устойчивыми состояниями и одним информационным входом. Квазистатические D-триггеры часто используются для построения регистров. При этом цепи, управляющие записью и сдвигом, а также формирователи фаз входят в состав микросхем. Это обстоятельство позволяет использовать в квазистатических регистрах, являющихся многофазными системами, однотактный внешкий сигнал, подобный однотактному сигналу Т1 для двухфазного D-триггера. Недостатком квазистатических регистров является потребление мощности D-триггерами в режиме хранения информации. Поэтому более широкое распространение получили динамические регистры на рМОП-транзисторах.

тактовых импульсов (б)

Динамические двух- или четырехтактный регистры используются как регистры сдвига и обеспечивают необходимую задержку в схемах логических и арифметических узлов ЭВМ и устройств дискретной автоматики. Рассмотрим работу двухтактного динамического регистра на рМОП-транзисторах (рис. 2.27, а) [3].

Разряд регистра содержит два инвертора, собранных на трех транзисторах каждый (VT1 — VT3 и VT4 — VT6). Тактовый импульс TIII поступает одновременно на затвор нагрузочного транзистора VTI первого инвертора и на затвор VT3. Тактовый импульс ТИ2 поступает на затвор нагрузочного транзистора VT5 и одновременно на затвор VT6.

Рассмотрим, каким образом осуществляется запись информации и ее сдвиг. Пусть на вход первого младшего разряда регистра подан сигнал, соответствующий «1». В результате паразитная емкость С1 заряжается и открывает транзистор VT2. При поступлении тактового импульса ТИ1 открываются транзисторы VT1 и VT3 и паразитная емкость C2 разряжается через открытый траизистор VT2. По

окончании импульса ТИ1 на емкости С1 сохраняется заряд, соответствующий «0», в результате чего транзистор VT4 будет закрыт. Тактовый импульс ТИ2 откроет транзисторы VT5, VT6, поэтому будет образована цепь заряда паразитной входной емкости следующего разряда. Таким образом, за два тактовых импульса сигнал «1», поданный на вход первого разряда, окажется переписанным на вход следующего разряда Последовательность тактовых импульсов приведена на рис. 2.27. б.

Рассмотрим случай, когда входной сигнал соответствует уровню «0». При этом транзистор VT2 окажется закрытым и с приходом импульса ТИ1 емкость C2 будет заряжена через цепь открытых транзисторов VT1, VT3, что обеспечит открывание транзистора VT4. С приходом импульса ТИ2 емкость C1 второго разряда полностью разряжается через открытый транзистор VT4. В результате за время двух тактовых импульсов сигнал «0», поданный на вход первого разряда, будет переписан на вход второго разряда. Так как тактовые импульсы поступают на все разряды регистра одновременно, то и процесс сдвига информации идет одновременно во всех разрядах.

Как видно из схемы регистра, приведенной на рис. 2.30, а, потребление мощности в каждом разряде регистра происходит только в момент прихода тактовых импульсов, когда в каждом разряде открываются нагрузочные транзисторы VT1, VT5. Длительность тактовых импульсов определяется временем заряда паразитных емкостей C1, C2, ... и составляет 1...2 мкс, что обеспечивает среднюю потребляемую мощность на разряд, в 3...5 раз меньшую, чем у ква-

зистатических регистров

На выходе динамического регистра для получения хорошей нагрузочной способиссти включается мощиы, выходной каскад (транвисторы VT' и VT'), обеспечивающий быстрый разряд (через транвистор VT") или заряд (через транвистор VT') нагрузочной емкости Св. Принцип работы четырехтактного динамического регистра аналогичен принципу работы двухтактного, но четырехтактные динамические регистры позволяют пслучить более высокую частоту работы схемы при меньшей потребляемой мощности на разряд.

2.6.4. Принцип работы микросхем на КМОПтранзисторах

Как видно из схемы инвертора, показанной на рис. 2.26, в, она составлена из транзисторов разного типа проводимости (КМОП-транзисторов). Транзистор п-типа подключен истоком к нулевому потенциалу (общая шина), транзистор р-типа — к положительной шине источника питания. Такая схема обеспечивает работу в режиме положительной логики, в котором работают наиболее широко приме-

няемые серпи КМОП-схем.

Цифровые микросхемы на КМОП-траизисторах отличаются рядом преимуществ по сравнению с микросхемами на рМОП-траизисторах: они чмеют малую мошность потребления в статическом режите (единицы микроватт), относительно высокое быстродействие, хорошую помехоустойчивость и достаточно большую нагрузочную сиссобность [3]. Мощность, потребляемая схемой на КМОП-траизисторах, расходуется в основном во время переходного процесса на заряд выходных паразитных емкостей схемы и собственных емкостей траизистора. Поэтому с увеличением частоты переключения схемы,




Рис 2.28 Схемы на КМОП-транзисторах, a-или-не; b-и-не; b-или-не; c-счетчый триггер

а также вы одной эквивалентной ємкости погребляемая мощность возрастает, что моделируется уравнением $P_{\pi\pi\pi}=2C_{H}f_{p}U_{H\Pi}^{2}$, где C_{H} — эквивалентная емкость нагрузки; f_{p} — рабочая частота; $U_{\pi\pi}$ — напряжение источника питання.

В статическом режиме мощность определяется напряжением питания и токами утечки закрытого МОП-транзистора. На КМОП-транзисторах, как и на рМОП-транзисторах, могут быть построены

статические, квазистатические и динамические схемы.

Статические логические схемы И— НЕ, ИЛИ— НЕ, ИЛИ— ИЛИ— НЕ и схема счетного триггера представлены на рис. 2 28 [1] Перезаряд емкости нагрузки С_п схем на КМОП-транзисторах всегда осуществляется через открытый транзистор р- или п-типа, чго повышает быстродействие схемы. Для уменьшения мощности, потребляемой в динамическом режиме, необходимо снижать емкость нагрузки С_н. Минимальное напряжение питания схемы на КМОП-транзисторах определяется напряжением открывания U_{отк р} р-канального транзистора, так как оно больше, чем напряжение U_{отк р}

п-канального транзистора. Напряжение питания выбирается большим, чем Uotk p. Это позволяет в схеме на КМОП-транзисторах получать высокую помехоустойчивость и хорошее быстродействие Повышенное быстродействие и потребляемая мощность обеспечивают их широкое применение, особенно для построения схем с высокой степенью интеграции. Чтобы уменьшить число элементов, в схемы на КМОП-транзисторах включают нагрузочный транзистор р-типа (для схем положительной логики).

На КМОП-транзисторах могут быть построены квазистатические и динамические триггеры, которые по структуре аналогичны соответствующим схемам на рМОП-транзисторах. Следует отметить, что кьазистатические и динамические схемы (триггеров и регистров) на КМОП-транзисторах позволяют значительно уменьшить число элементов по сравнению с аналогичными схемами статического типа

и значительно сократить потребляемую мощнесть [1].

2.6.5. Основные серии микросхем на МОПтранзисторах

Для микросхем на МОП-транзисторах доступна степень интеграции на кристалле до 100 000 элементов. Это так называемые большие интегральные схемы (БПС), составляющие основу компактных микрокальку ляторов, матриц ЗУ, электронных часов и мик-

попроцессоров.

Первые серии микросхем на МОП-структурах были выполнены по схемотехнике «высоковольтных» р-канальных схем. К их числу следует отнести серию К172, на базе которой создано семейство настольных калькуляторов. Состав серии был ограничен четырьмя простыми догическими схемами (до 30 элементов на кристадле) и двухступенчатым триггером с входной логикой. Эти схемы имели малее быстродействие $(t_{3д,p}=1)$ мкс), большую мощность потребления (40 мВт/ЛЭ) и большие (по абсолютной величине) уровни выходного напряжения $U_{\text{вых}}^{I} = -7.5 \text{ B}, U_{\text{вых}}^{0} = -2.3 \text{ B}$), не совместимые с уровнями микросхем ТТЛ. В новых разработках микросхемы сеонн К172 не применяются.

Недостатки первых серий на рМОП-транзисторах были в значительной мере устранены с освоением в серийном производстве микросхем на КМОП-структурах: серии 564, КР1561 СD4000, CD4000A), Микросхемы этих серий имеют на частоте 1 МГц динамическую мощность потребления 20 мВт/ЛЭ, а их статическая мощность потребления измеряется единицами микроватт. В табл. 2.13 приведены состав широко применяющихся серий микросхем на КМОП-транзисторах и их функциональные аналоги в сериях СD4000 и CD4000A В графе «Обозначение функционального аналога» указаны две последние цифры обозначения микросхем (например 11 для СD4011 и 22А для CD4022А). Если микросхема является аналогом других серий, обозначение аналога приводится полностью. В табл. 2 13 включены также новые схемы серии 1564, являющиеся функциональным аналогом серии 54НС.

Новое семейство быстродействующих КМОП-схем отличается от своих предшественников соответственно в 5 и 10 раз увеличенными быстродействием и нагрузочной способностью. Улучшение характеристик достигается за счет более плотной топологии структуры за-

твора и более тонкого слоя окисла в области затвора.

Функциональное назначение	Подгруп- па, вид и поряд- ковый номер раз- работки	Обозначение функционального аналога	Номе р рисунка
Два логических элемента ЗИЛИ— НЕ и логический элемент НЕ	ЛП4	00	ı
(K176) Четыре логических элемента	ЛЕ5	01	2
2ИЛЙ—НЕ (Қ561, 564, ҚР1561) Два логических элемента 4ИЛИ—	ЛЕ6	02	3
НЕ (К561, 564, КР1561) Два D-триггера с установкой «0»	TMI	03	4
(К176) Матрица-накопитель ОЗУ на	PM1	05	5
16 бит (К176) Последовательный регистр сдвига	HPI	06	ΰ
(564) Логический универсальный эле-	лпі	07	7
мент (К176) Четырехразрядный полный сумма-	имі	08	8
тор (К561, 564) Шесть преобразователей уровня с	пу2	00	9
инверсией (К176) Шесть преобразователей уровня	пуз	10	10
без инверсии (К176) Четыре логических элемента	Л 47	11	11
2И—НЕ (К561, 564) Два логических элемента 4И—НЕ	ЛА8	12	12
(K561, 564) Два D-триггера с установкой «О»	TM2	13	13
и «1» (КŠ61, 564, 1564*) Сдвоенный 4 разрядный статичес- кий регистр сдвига (К561, 564)	HP2	15	14
Четыре двунаправленных пере- ключателя (К176)	KTI	16	15
Десятичный счетчик с дешифратором (К561)	HE8	17	16
Четыре логических элемента И— ИЛИ (К561, 564)	ЛС2	19A	17
Четырнадцатиразрядный двонч- ный счетчик-делитель (К561)	ИЕ16	20A	18
Три логических элемента ЗИ—НЕ (К561, 564, KP1561)	ИЕ1 ЛА9	22A 23	19 20
Шестпразрядный двоичный счетчик (К176)	ИЕ1	24	21
Три логических элемента ЗИЛИ— НЕ (К561, 564, КР1561)	ЛЕ10	25	22

Функциональное назначение	Подгруп- на, вид и поряд- ковый номер раз- работки	Обозначение функционального аналога	Номер рисунка
Два ЈК-триггера (K561, 564, KP1561)	TB1	27	23
Дешифратор 4×10 (К561, 564) Двоичный (двоично-десятичный) 4-разрядный реверсивный счетчик с предварительной установкой (564)	ИД1 ИЕ14	28 29A	24 25
Четыре логических элемента ИС- ХЛЮЧАЮЩЕЕ ИЛИ (К561, 564)	ЛП2	30	26
Ключающее или (коот, зоч) Восьмиразрядный регистр сдвига (К176)	ИР4	31	27
Восьмиразрядный регистр сдвига (К561, 564)	ИР6	34A	28
Четырехразрядный последовательно- но-параллельный регистр (К561, 564)	MP9	35A	29
Четыре D-триггера (К561, 564) Четыре RS-триггера (К561, 564) Генератор прямоугольных сигна- лов (564)	TM3 TP2 FF1	42A 43A 46B	30 31 32
Ибесть логических элементов НЕ (К561, 564)	ЛН2	49A	33
Шесть преобразователей уровня (К361, 564, КР1561)	ПУ4	50A	34
Восьмиканальный мультиплексор (К561, 564, КР1561)	КП2	51A	35
Двойной 4-канальный мультиплек- сор (К561, 564, КР1561)	КП1	52A	36
Усилители индикации (564) Дешифраторы (564) Дешифраторы (564) Программируемый счетчик (564) Статическое ОЗУ емкостью 256 бит (К176, К561, 564) Счетверенный двунаправленный переключатель (К561, 564, KP1561)	УМ1 ИД4 ИД5 ИЕ15 РУ2А, РУ2Б КТ3	54A 55A 56 59A 61A 66A	37 38 39 40 41
Четыре ИСКЛЮЧАЮЩИЕ ИЛИ (КР1561)	ЛП14	70B	43
Логические элементы И (КР1561) Четыре триггера Шмитта с входной логикой 2И—НЕ (КР1561, К561, 564)	ЛИ2 ТЛ1	81B 93B	44 45
Усилители-формирователи (564, КР1561)	ΑΓ1	98B	46


Фулкциональное назначение	Подгруп- па, вид и поряд- ковый номер раз- работки	Обозначение функционального анэлога	Номер рисунка
Схемы контроля четности и нечет-	ИП6	101B	47
ности (564) Два логических элемента И—НЕ (564)	ЛА10	107B	48
Преобразователи уровня (564) Двоичный счетчик (КР1561) Коммутаторы напряжения много- канальные со схемой управлення	ПУ6 ИЕ20 ҚПЗ	109A MC14040B MC14050B	49 50 51
(КР1561) Четырехрядный регистр D-типа (КР1561)	ИР14	MC14076B	5 2
(КР1301) Восьмиразрядный преобразователь последовательного кода в парал- лельный (КР1561)	ПР1	MC14094B	53
Программируемый счетчик (КР1561)	ИЕ21	MC14161B	54
Асинхронный программируемый 4-разрядный счетчик (КР1561)	HP15	MC14194B	55
Шесть стробируемых логических элементов НЕ (К561, 564)	лні	MC14502A	56
Четырехразрядный двоичный реверсивный счетчик (К561, 564)	ИЕП	MC14516A	5 7
Четырехразрядный селектор (КР1561)	K 14	MC14519B	58
Два 4-разрядных счетчика (К561. 564, КР1561)	ИЕ10	MC14520A	59
Двенадцатиразрядная схема срав- цения (К561, 564)	CAi	MC14531A	60
Двоичный декодер/демультиплек- сор с переключением выхода в вы-	ИД6	MC14555BE	61
сокий уровень (КР1561) Двоичный декодер-демультиплек- сор с переключением выхода в низкий уровень (КР1561)	ид7	MC14556BE	6 2
Многоцелевой регистр (К561, 564) Арифметическо-логическое устройство (564)	ИР11 ИП3	MC14580A MC14581A	63 64
Схема сквозного переноса (564) Четырехразрядный компаратор (К561, 564)	ИП4 ИП2	MC14582 A MC14585 A	65 66
Шесть невертирующих триггеров Шмитта (1564)	ТЛ2	54HC14	67
Логический элемент 8И—НЕ (1564)	ЛЛ2	54HC30	68


Функциональное назначение	Подгруп- па, вид и поряд- ковый номер раз- работки	Обозначение функционального аналога	Номер рисунка
Два логических элемента И—	ЛР11	54HC51	69
ИЛИ—НЕ (1564) Четыре D-григгера (1564) Шифратор приоритетов 10-4	ТМ5 ИВ3	54HC77 54HC147	70 71
(1564) Четырехразрядный синхронный	ИF7	54HC193	72
двоичный счетчик (1564) Логический элемент НЕ с тремя	лн3	UPD 4503BC	73
состояниями на выходе (К561) Пятиразрядный счетчик (К176) Два логических элемента 4И—НЕ	ИЕ2 Л \ 1	TA5971	74 75
(1564) Чстыре логических элемента	ЛЕІ	_	76
2ИЛИ—НЕ (1564) Три логических элемента ЗИЛИ—	ле4		77
НЕ (1564) Логический элемент 9И и логиче-	лиі	-	78
ский элемент НЕ (К176, 1564) Три логических элемента ЗИ (1564) Три логических элемента И—ИЛИ	лиз лсі	_	79 80
(К176, 564) Два логических элемента 4ИЛИ— НЕ и логический элемент НЕ	лпп		81
(К176) Два логических элемента 4И—НЕ	ЛП12	_	82
н логический элемент НЕ (К176) Три З-входовых мажоритарных	лпіз		83
логических элемента (К561, 564) Денифратор двоичного кода в информацию для вывода на 7-сег-	ИД2. ИД2Л	_	84
ментный индикатор (К176) Дешифратор двоичного кода в информацию для вывода на 7-сег-	идз		85
ментный индикатор (К176, 1564) Счетчик по модулю 6 с дешифра- тором для вывода информации на	ИЕЗ	_	86
7-сегменгный индикатор (К176) Счетчик по модулю 10 с дешиф- ратором для вывода информации	ИЕ4	_	87
на 7-сегментный индикатор (К176) Пятнадцатиразрядный двоичный делитель частоты (К176)	ИЕ5	-	88
Двоично-десятичный реверсивный счетчик (1564)	ИЕ6		89
(1007)			


	Подгруп-		
Функциональное назначение	на, гид и поряд- ковый номер раз- работки	О€озпачение функциональног√ аналога	Номер рисунка
Двоичный счетчик на 60 и 15- разрядный делитель частоты (К176)	ИЕ12		
Двоичный счетчик с усгройством управления (К176)	ИЕ13	91	
Двоичный счетчик с устройством управления (календарь) (К176)	ИЕ17		92
Двончный счетчик на 60 (К176)	ИЕ18		93
Пятиразрядный счетчик Джонсона (K561, 564)	ИЕ19		94
Строенный мажоритарно-мульти- плексорный элемент (К561, 564)	икі		95
Преобразователи двоичного кода в семисегментный (564)	ИК2	96	
Четырехразрядный унивсрсальный регистр сдвига (К176)	ИР3		97
Восемнадиатиразрядный регистр сдвига (К176)	ИР10		98
Многонелевой регистр 4×4 бит (К561, 564)	ИР12		99
Двенадцатиразрядный регистр по- следовательного приближения (564)	ИР13		100
Универсальный 2-разрядный ум- ножитель (К561, 564)	ип5		101
Пять преобразователей уровня с инверсией (K176)	ПУІ		102
Преобразователи уровня (К176)	ПУ5		103
Преобразователи уровня (K561, 564)	ПУ7		104
Преобразователи уровня (K561, 564)	ПУ8		105
Преобразователи уровня (564)	ПУ9		106
,	'	· ·	


4


^{*} Микросхемы серии 1564 являются функционали или аналогом микресхем серии $54 \mathrm{HC}$


































9-300



































Эта технология обеспечивает малую потребляемую мощность, высокую помехозащищенность и широкий диапазон температур, что характерно для первых КМОП-структур с креминевым затвором в сочетании с высоким быстродействием и нагрузочной способностью, что было свойственно только биполярным ТТЛ-схемам высокой степени интеграции. С появлением семейства быстродействующих КМОП-схем отпала необходимость в нахождении компромисса между быстродействием и потребляемой мощностью и появилась возможность оптимизировать характеристики новых разработок КМОП-схем. Следует также заметить, что быстродействующие КМОП-схемы позволяют сразу заменить часть или все логические элементы КМОП-и ТТЛ-схем без сопряжения. Рабочий ток ЛЭ схем этого нового семейства на частоте 10 кГц равен 3 мкА, задержка распространения на ЛЭ 9...11,5 ис при Сн 15...100 пФ, напряжение питания Unn = 2...6 В.

Разработка микросхем — аналогов серин 74С — не проводилась, однако по своим параметрам наиболее близки к этой серии микросхемы К561, которые могут быть рекомендованы для их замены. Как видно из табл. 2.13, в состав серий КМОП-схем кроме ЛЭ и триггеров входят регистры, счетчики, схемы ЗУ и преобразователи уровней, обеспечивающие совместную работу с ТТЛ-схемами. Сведения о конструктивном оформлении указанных серий и их температурных диапазонах приведены в табл. 2.14, а основные эксплуатационные электрические параметры базовых ЛЭ указанных серий на КМОП-транзисторах — в табл. 2.15.

Таблица 2.14

Серия	Температурный диапазон, °С	Условные обозначения корпусов
K176 564	$ \begin{array}{c c} -40+70 \\ -60+125 \end{array} $	201.14-1; 238 16-1 401.14-5; 402.16-23; 402.16-33;
K561	-45+85	405.24-2; 4118.24-2; 402.16-32 201.14-1; 238.16-1; 239.24-1;
KP1561 1564	$ \begin{array}{c c} -45+85 \\ -60+125 \end{array} $	2106.16-2 238.16-1; 201.14-1; 238.16-2 401.14-5; 402.16-23; 4118.24-2

Микросхемы серий K561 и K149 могут быть пепользованы совместно при запуске реле, ток которого не более 75 мА, а напряжение не более 15 В с учетом допустимого отклонения папряжения источника питания. При выборе типа реле необходимо учитывать измене-

ние сопротивления обмотки реле от температуры.

При конструировании аппаратуры на микросхемах серии K561 необходимо учитывать, что емкость связи между проводниками, соединяющими передатчики с приемниками информации, является смекостью нагрузки для микросхем, передающих информацию. Увеличение емкости приводит к возрастанию динамического тока потребления. Для исключения влияния перекрестных помех между одиночными проводниками в асинхронных устройствах, емкость связи не должна превышагь 100 пФ.

	Микросхе	Микросхемы ссрий			
Параметр	564	K176			
		0 1 7 2			
U _{ип} , В	10±10%	9±5 %			
I_{BX}^{0} , мк \mathbf{A} , не более	-0.05	1,0			
$I_{\mathrm{EX}}^{\mathrm{I}}$ мк A , не более	1,0	1,0			
$U_{\mathtt{вых}}^0$, В, не более	2,9	0,3			
$U^1_{\mathrm{вых}}$, В, не менсе	7,2	8,2			
$t_{\rm 3ДP}^{1,0}$, нс, не более	110 (при С _п =50 пФ)	200 (при С _н =50 пФ)			
$t_{\rm здр}^{0.1}$, ис, не боле	160 (при С _н =50 пФ)	200 (при С _н =50 пФ)			
$I_{\text{пст}}^0$, мк A , не более	6	3			
$I_{\mathtt{nor}}^1$, мк A , не более	6	3			
K_{pas}	50	50			

При конструировании аппаратуры на микросхемах серни К561 необходимо предусматривать защиту от попадания импульсных помех на шины «питание» и «общая», для чего в цепях питания рекомендуется устанаяливать развязывающие пизкочастотные и высокочастотные конденсаторы. Типы конденсаторов и их емкости выбираются в зависимости от конструкции аппаратуры.

Рассмотрим на примере микросхем серий K561 принцип построения схемы на KMOП-транзисторах и некоторые особенности их применения. Как было показано в табл. 2.13, в состав серии входят ЛЭ, выполняющие функции И — НЕ и ИЛИ — НЕ. Для реализации этих функций за базовые могут быть приняты схемы, приведенные на рис. 2.29. На основе базовых ЛЭ построены практически все микро-

схемы серии К561.

Области применения микросхем, входящих в состав серий со структурой КМОП, достаточно широки. Рассмотрим несколько примеров применения микросхем серии К561 для построения функциональных узлов аппаратуры. Так, на двух микросхемах К561ЛА9 может быть реализован 4-разрядный регистр. На микросхеме К561ЛА9 может быть реализован 4-разрядный регистр. На микросхеме К561ЛА9 на основе двух однотактных D-триггеров может быть построен разряд двухтактного регистра сдвига. Однотактные делители частоты на 2 и 8 (с последовательным переносом) могут быть выполнены на микросхеме К561ЛА2, но целесообразно строить на микросхеме серии К561 делители с групповым переносом (на схемах регистров сдвига с перекрестными связями) с наибольшим коэффициентом деления (от 4 до 10). В таких делителях входные импульсы поступают на общую для всех разрядов шину; поступление входных импульсов на входы




Рис. 2.29. Базовые логические элементы для микросхем серпи К561: a=11—HE; b=10ЛИ—НЕ

разрядов данной группы определяется состоянием управляющего выхода предыдущей группы разрядов. На трех микросхемах К561ЛА7 и одной К561ТМ2 может быть реализован последовательный сумматор с запоминанием переноса. Распределитель входной последовательности импульсов на четыре выходные шины, предназначеный для использования в многотактиых электронных устройствах, может быть построен на микросхемах К561ЛА7, К561ЛА9, К561М2, К561ЛЕ5. Для работы микросхем серии К561 на мощные элементы целесообразно применять их вместе со схемой, выполненной на микросхемах К149. Запуск схемы осуществляется от мощного инвертора, образованного параллельным соединением трех инверторов микросхем К176ЛП1.

При эксплуатации микросхем K561 неиспользуемые входы в схемах, реализующих функцию ИЛИ— НЕ, должны быть соединены с общей шиной, а входы схем, реализующих функцию И— НЕ, с шиной питания. Допускается объединение неиспользованных входов с используемым входом того же ЛЭ, но при этом коэффициент разветвления предыдущей схемы, работающей на объединеные входы, уменьшается на единицу. Не допускается объединение базовых элементов по выходам, за неключением случая объединения выходов (не более четырех) базовых элементов, все входы которых соединены вместе. Допускается эксплуатация микросхем при поняженном до 6 В напряжении питания, однако при этом электрические параметры могут не соответствовать значениям, указанным в табл. 2 15

При конструировании аппаратуры на микросхемах серии K561 необходимо учитывагь, что емкость, возникающая между проводинками, соединяющими микросхемы передатчика с микросхемами приемника, является емкостью нагрузки для микросхем, передающих информацию, увеличение которой приводит к увеличению динамического тока потребления микросхемами. Во всех случаях емкость линин связи не должна превышать предельно допустимой емкости нагрузки для элемента, с которого осуществляется переход на линню




Рис. 2.30. Завленмести выходного напряжения от температуры (а) и времени задержки распространения от емкостной нагрузки (б) для микросхем К561ТМ2

связи. Для передачи тактовых импульсов проводники длиной более 30 см в жгутах должны быть экранированы (каждый в отдельности). Плина проводника выбирается по допустимой емкости нагрузки. При этом мощность рассеивания микросхемой на корпус не должна превышать 150 мВт. Динамические параметры при этом не регламентируются. Система общих шин и шин пптания должна иметь минимально возможные сопротивления и индуктивности при возможно большей емкости. Для этого рекомендуется увеличивать ширину печатных шин до 2...5 мм, располагая их друг под другом в соседних слоях, или выполнять в виде смежных плоскостей. В цепях питания микросхем следует на каждом субблоке устанавливать развязывающие конденсаторы. Для подавления помех, возникающих в проводах источника питания, и устранения колебаний напряжения, возникающих под действием пиков элекгрического тока во время работы схемы, между шинами питания и общей типы кондепсаторов и их емкости выбираются в зависимости от конструкции аппаратуры. Ориентировочно емкость конденсаторов можно выбрать из расчета: низкочастотный электролитический — не менее 0.03 мкФ на одну микросхему; высоко астотный керамический — 0,068 мкФ на каждые 50 микростем.

Зависимости выходного напряжения от температуры для микросхем K561TM2 (рис. 2.30, a) показывают, что величины $U_{\rm BMN}^1$ и $U_{\rm BMN}^0$ практически не меняют своего значения с увеличением температуры, а на характеристиках $t_{\rm 3d}$ р= $f(C_{\rm H})$ микросхем K561TM2 (рис. 2.30, δ) видна сильная зависимость от емкостной нагрузки времени задержки распространения при выключении, которая при увеличении $C_{\rm H}$ с 30 до 180 пФ возрастает более чем в два раза. Микросхемы, имеющие три состояния на выходе (K561ЛН3, K561TP2), могут быть объединены по выходу в МОНТАЖНОЕ ИЛИ. Число объединений микросхем с тремя состояниями для одиого выхода ограничивается величиной $K_{\rm pas}$.

2.7. Перспективы развития цифровых микросхем

Каждый из рассмотренных типов цифровых микросхем (билолярные ТТЛ и ЭСЛ и схемы на МОП-структурах: п-канальные, КМОП) имеет свои преимущества и недостатки, определяющие область их применения Виполярные транзисторы пригодны для коммутации сравнительно больших токов, благодаря чему микросхемы на таких транзисторах характеризуются высоким быстродействием, причем паразитные емкости межсосдинений между корпусами мало влияют на скорость работы [1]. Соединением многих биполярных микросхем, каждая из которых имеет умеренную сложность, можно создавать быстродействующие узды аппаратуры. Иля построения ЭВМ и узлов дискретной автоматики сейчас наиболее широко применяются схемы ТТЛ. Сверхскоростные устройства строятся на микросхемах ЭСЛ Транзисторы МОП-типа благодаря их технологичности позволяют получить значительно более высокую плотность размещенчя переключательных схем в интегральной структуре, чем биполярные, изолированные р-п переходом или слоем окисла SiO₂ [1] Схемы на МОП-транзисторах, размещаемые на одном кристалле, могут соответствовать целым функциональным блокам. Это определило их широкое применение в электронных калькуляторах, ЗУ и микропроцессорах Постоянно повышающиеся требования с точки зрения увеличения быстродействия, снижения потребляемой мощности, уменьшення габаритных размеров и стоимости устройств повлекли за собой поиски новых путей, позволяющих улучшить рабочие характеристики МОП-транзисторов и увеличить степень интеграции базовых ЛЭ, выполняемых на биполярных транзисторах.

Получают дальнейшее развитие схомы ТТЛШ, разработанные по усовершенствованной технологии (см. § 2.4). Это микросхемы серий 533, K555 (аналоги SN54LS (SN74LS). 1530 (аналог SN54AS), 1533, KP1531 (аналоги SN54ALS/SN74ALS), а также серий 1531, KP1531 (аналоги схем типа FAST). Ведутся работы по расширению функционального состава микросхем серий 1564 (аналог 54HC) и K561 (близких по своим характеристикам к микросхемам серии 74C). Рассмотрим болсе подробно новые технологические направ-

ления в производстве цифровых микросхем.

2.7.1. Интегральная инжекционная логика

На основе самой первой из биполярных схем — транзисторной логики с непосредственными связячи (ТЛНС) — в последние годы появилась интегральная инжекционная логика (П²Л). С помощью схем И²Л удалось преодолеть традиционные недостатки биполярных микросхем: малую плотность компоновки и высокую рассеиваемую мощность на ЛЭ Плотность компоновки схем И²Л даже превышает плотность МОП-схем (удается разместить более 1000 элементов на 1 мм²), а рассеиваемая мощность сопоставима с мощностью КМОП-схем. Большое быстролействие, свойственное биполярным микросхем большое быстролействие, свойственное биполярным микросхем дра этом сохраняется (время задержки распространения на ЛЭ достигает 5 нс) [5]. Наиболее пзвестные варианты базовых инверторных схем И²Л и И²Л с днодами Шотки показаны на рис. 2 31.

Небольшая рассенваемая мощность схем И²Л объясняется отсутствием резисторов. Инжекция носителей в область базы транзистора осуществляется с помощью активных генераторов тока, вы-




Рис. 2.31. Базовые инверторные схемы типа $H^2 \bar{\Pi}$

полненных на р-п-р транзисторах. Большое быстродействие при малых мощностях потребления объясняется незначительными паразитными емкостями, отсутствием накопления заряда и очень небольшой разницей логических уровней. Входящие в схему ЛЭ можно размещать вдоль инжекционных шин, что упрощает топологию. Кроме того, на одном кристалле можно без труда объединить как цифровые схемы И²Л, так и аналоговые микросхемы. Примером такой схемы может служить разработанная и выпускаемая серийно микросхема 541. Исследуя далынейшие возможности инжекционной логики, были созданы схемы И³Л (серия 583ВГ2). Однако широкого применения опи еще не получили. Тенденция последних лет — разработка и широкое применение микросхем с диодами Шотки — ТТЛШ и МОП-схсмы с п-каналом, а также схемы КМОП, совместимые по цоколевкам с массовыми сериями ТТЛ-схем.

2.7.2. МОП-схемы с п-каналами

Ограничения по быстродействию, характерные для рМОП-схем, могут быть устранены с помощью п-канальных МОП-структур. Подвижность электронов в кремнии больше, чем дырок, что может обеспечить скорость переключения МОП-схем с п-каналом, в 2...3 раза большую, чем у схем с р-каналом. Последние достижения в технологии позволили устранить недостатки первых п-канальных схем. Использование метода понной имплантации и применение в цепях нагрузок структур с обедияемыми, а не обогащаемыми каналами позволяет снизить напряжение питания до 5 В, что делает эти схемы совместимыми по электрическим уровням с микросхемами ТТЛ. Применение отдельного источника напряжения смещения подложки позволило повысить порогсвое напряжение, которое на начальном этапе было недопустимо низким [1].

Глава 3.

Микропроцессоры и микроЭВМ

3.1. Микропроцессоры

Непрерывное повышение степени интеграции элементов на кристалле и их быстродействия позволили создать повый класс интегральных микросхем — микропроцессоры, являющиеся удачной реализацией изделий вычислительной техники на базе полупроводниковой технологии.

Микропроцессор (МП) — это программно-управляемое цифровое устройство обработки информации, выполненное в виде одной или нескольких интегральных микросхем. Его отличительные свойства: экономичность изготовления как стандартного изделия в условиятерийного производства и гибкость применения как универсального устройства [6]. Эти свойства способствуют широкому распространению микропроцессорных устройств в различных отраслях наротного хозяйства и особению в тех, где использование вычислительной тех-

ники и электроники было проблематичным.

Общие принципы работы МП определяются сго архитектурой. По архитектуре МП во многом подобен процессору «больших» ЭВМ, но, уступая последнему по функциональным и вычислительным возможностям, обладает такими преимуществами, как простота, надежность, малые габаритные размеры, масса, стоимость, потребляемая мощность. Это позволило перейти к производству новых видов изделий — микроЭВМ, микроконтроллеров и других микропроцессорных средств вычислительной техники (МСВТ) самого разнообразного назначения. Однако собственно МП не позволяет создать законченного управляющего или вычислительного устройства. Необходим комплект дополнительных микросхем (запоминающих устройств, устройств ввода/вывода, регистров, формирователей), который, согласуясь с МП по техническим характеристикам, позволяет создать завершенное устройство. В этом случае речь идет о микропроцессорном комплекте (МПК).

3.1.1. Схемотехнологические особенности МПК

Номенклатура выпускаемых МПК непрерывно расширяется. Это позволяет потребителю максимально использовать их достоинства для конкретных применений и в то же время затрудняет выбор оптимального МПК.

Технология изготовления МПК развивается по двум направлениям: МОП-технология и биподярная, каждая из которых имеет несколько разновидностей. Первые зарубежные и отечественные МП были изготовлены по рМОП-технологии. Однако существенным недостатком этой технологии является принципиальное ограничение по быстродействию, поэтому несмстря на простоту и низкую стоимость рМОП-технология, по-видимому, будет использоваться только в микросхемах, предназначеных для создания изделий бытовой техники малого быстродействия (К145, КР1814). Следующим шагом развития МОП-структур явилось использование пМОП-технологии,

которая позволила на порядок по сравнению с рМОП-технологией увеличить быстродействие. Учитывая возможность большой плотности упаковки функциональных элементов в пМОП-струкгурах, их относительную простоту и невысокую стоимость, можно отметить, что пМОП-технология — основная для изгоговления МПК среднего быстродействия. Здесь определяющим является требование минимального числа микросхем в МПК (КР580. КР1801, КР1810). Микропроцессорные комплекты, выполненные по КМОП-технологии, имеют малое потребление, высокую помехоустойчивость и надежно работают при более широком диапазоне напряжений питания и температуры окружающей среды (КР588).

Для большинства МПК используется маломощная ТТЛШ-технология (К589, КР1802, КМ1804), обеспечивающая по сравнению с ТТЛ-технологией более низкий уровень потребляемой мощности. Данная технология позволяет создавать высокоскоростные контроллеры периферийных устройств с широкими технико-экономическими характеристиками, а также воспроизводить архитектуру существующих ЭВМ. На МПК, изготовленных по ЭСЛ-технологии, можно воспроизвести структуру сверхскоростных «больших» универсальных

ЭВМ. Примером здесь может служить МПК серии К1800.

В зависимости от требований, предъявляемых к МПК, в него могут входить микросхемы, выполненные по различным технологиям, например: пМОП и ТТЛШ, ЭСЛ и ТТЛШ. Кроме того, при разработке МСВТ при необходимости можно использовать микросхемы из различных МПК, учитывая, что параметры входных сигналов, подаваемых на микросхемы, и режимы их работы должны соответствовать научно-технической документации (НТД).

3.1.2. Основные характеристики МПК

Микропроцессор имеет технические характеристики, специфичные для вычислительных устройств (система команд, объем адресуемой памяти, система прерывачия), и параметры, присущие интегральным микросхемам (входные и выходные уровни сигналов, помехоустой-

чивость, время задержки распространения сигналов) [7].

В связи с большим разнообразием МП и МПК (универсальные и специализированные, еднокристальные, многокристальные и секционные, синхронные и асинхронные, одномагистральные и многомагистральные) определить единую систему характеристик, позволяющую произволить оценку технических возможностей МПК, довольно сложно, поэтому рассмотрим те основные характеристики, которые позволят погребителю произвести ориентировочную оценку различных МПК.

Разрядность обрабагываемых данных — характеристика, определяющая точность вычислений. Существуют МП как с фиксированным числом разрядов, так и с наращиваемой разрядностью. В МП с фиксированной разрядностью (КР580, КР588, КР1801, КР1810) увеличение числа разрядов обрабатываемых данных возможно просчетом программы в несколько этапов. Однако это снижает быстролействие систем. В МП с наращиваемой разрядностью (К589, К1800, КР1802, КМ1804) микропроцессор строится из микропроцессорных секций, каждая из которых имеет К разрядов. Тогда разрядность обрабатываемых данных определяется как пК, где K=2, 4, 8, ..., n = =1, 2, 3, ...,

Система команд — характеристика, которая определяется совокупностью операций, обеспечивающих выполнение программы в соответствии с заданным алгоритмом. В систему команд входят: форматы команд и обрабатываемых данных; число команд; способы адресации данных; объем непосредственно адресуемой намяти; объем и организация стека; способы обработки прерываний: организация ввода/вывода. Простое сравнение МП по числу выполняемых команд недостаточно для оптимального выбора. Необходима оценка логической мощности и гибкости команд, выполняемых МП, оценка возможностей организации разветвленных вычислительных процессов. Микропроцессоры с фиксированной разрядностью имеют фиксированную систему команд. Причем МП серий КР588 и КР1801 ориентированы на систему команд микроЭВМ «Электроника-60», а МП серий КР580 и КР1810 - на систему команд соответственно микро-ЭВМ СМ1800 и СМ1810. Микропроцессоры с наращиваемой разрядностью (секционные) ориентированы на микропрограммное управление и позволяют пользователю в зависимости от специфики разрабатываемого устройства создавать собственные системы команд. Использовать МПК с микропрограммным управлением наиболее целесообразно при разработке систем специализированного назначения, когда созданием насыщенных и компактных команд можно достичь высокого быстродействия и существенной экономии памяти программ.

Быстродействие — характеристика, которая определяется схемотехнологическими возможностями МПК и его архитектурными особенностями При оценке быстродействия необходимо учитывать, что простое сравнение длительностей машинного такта (командного цикла) может привести к неверным выводам, так как некоторые коман-

Таблица 31

				Технические характеристикч		
Серия МГІК	Техноло- гня	Функцио- нальный аналог	Разрядность	Быстродей- ствие, тыс оп./с	Система команд	Число микросхем в МПК по со- стоячию на 1987 г
KP580	пМОП ТТЛШ	MSC80	8	500	Совместима с мик- роЭВМ СМ1800	12 9
KP588	кмоп	_	16	300	Совместима с мик- роЭВМ «Электро- ника-60»	8
K1800 KP1801	ЭСЛ пМОП	M10800	4n 16	3000 500	Произвольная Совместима с мик- роЭВМ «Электро- ика-60»	11 12
KP1802 KM1804 KP1810	ТТЛШ ТТЛШ пМОП	Am2900 MSC86	8n 4n 16	800 800 2 500	Произвольная « Совместима с мик- роЭВМ СМ1810	10 19 9

ды различными МП выполняются за разное числс тактог [8]. Быстродействие универсальных МП, в основном, определяется числом выполняемых в секунду операций: регистр-регистр, регистр-память, сложения, умножения. Наиболсе комплексной оценкой, позволяющей осуществить оптимальный выбор МПК для конкретного примеисния, является способ эталонного программирования [8]. При этом для заранее определенного набора эталонных задач, отражающих специфику той области, для которой проектируется рассматриваемая микропроцессорная система, производится пробное программирование для МПК различных типов. Выбор оптимального МПК осуществляется исходя из времени выполнения эталонного пакета задач, затрат на программирование, необходимого объема памяти. Однако это не всегда приемлемо, так как требует значительных затрат времени.

Потребляемая мощность — еще одна характеристика, определяемая схемотехнологическим исполнением МПК При рассмотрении этой характеристики необходимо учитывать, что в зависимости от технологии изготовления МП может быть выполнен в виде одной или нескольких микросхем, поэтому оценку потребляемой мощности необходимо производить при условин выполнения МПК одинаковых функций. Сравнительные характеристики наиболее перспективных МПК, предназначенных для применения в аппаратуре народнохозяй-

ственного назначения, приведены в табл. 3.1.

3.2. Микропроцессорный комплект серии КР580

Микропроцессорный комплект серии KP580 предназначен для построения широкого класса цифровых устройств, контроллеров, мик-

роЭВМ и микропроцессорных систем различного назначения,

Большая функциональная насыщенность, достаточно высокое быстротействие и средняя потребляемая мощность обеспечивают этому комплекту наибольшую гаспространенность применения. Особеностью комплекта являются фиксированные разрядность (8 разрядов) и система команд (совместима с микроЭВМ СМ1800), что однозначно определяет структуру устройств, построенных на его основе Микросхемы КР580ГФ24, КР580ВК28, КР580ВК38, КР5801ГР82, КР5801ГР83, КР580ВА86, КР580ВА87 комплекта выполнены по биполярной технологии ТТЛШ, остальные — по иМОП-технологии. Все микросхемы, входящие в МПК КР580, предназначены для работы в диапазоне температур — 10... + 70 °С.

Ниже приведены состав МПК КР580 и основные параметры

входящих в него микросхем.

Центральное процессорное устройство данных КР580BM80A

Разрядность обрабатываемых данных	8
Число выполняемых команд	73
Максимальный объем адресуемой памяти,	
Кбайг	61
Число адресуемых устройств ввода/вызода	256/256
Число уровней прерывания	8
Виды адресации:	
прямая, косвенная, непосредственная,	
регистровая, по указателю стека	
Быстродействие при выполнении операций	_
типа регистр-регистр, тыс. оп./с	625
Тактовая частота, МГц	$\leq 2,5$
Потребляемая мощность, мВг	
10-300	

Программируемый синхронно-асинхронный приемопередатчик KP580BB51A

Длина передаваемых и принимаемых символов, бит	58 1 5
режимах: синхронном	64 9,6 ≤3,1 ≤500
Программируемый таймер интервалов КР580В. Число каналов	<i>H53</i> 3 16 8 6
режимах: двоичного счета	2^{16} 10^{4} $\leq 2,6$ ≤ 700
Программируемый параллельный интерфейс КР58 Число каналов (при разрядности канала 8 бит)	3 3 ≪2,5 ≪600
КР580ВТ57 Число каналов прямого доступа к памяти Число разрядов адреса Рагрядность шины данных Максимальная длина массива обмена данными, Кбайт Число программируемых режимов работы Тактовая частота, МГц Потребляемая мощность, мВт	4 16 8 16 6 ≤3,1 ≤600
Контроллер электронно-лучевой трубки (ЭЛ для видеотерминалов мини-ЭВМ КР580ВГ7	T)
8 бит	знаков по

Число знаков в знакоряду на экране ЭЛТ 1—80 1—60 1—60 1—60 1—60 1—60 1—60 1—60 1—6	1 3 25)
Контроллер клавиатуры и индикачии КР580В	B79
Разрядность шины данных	8 16×8 3 1 ≤2 ≤600
Системные контроллеры КР580ВК28 и КР580В	3 <i>K38</i>
Разрядность шигы дагных	8
го сигнала относительно сигнала «Строб», нс	<^0 <950
Π rozpaмишруемый контроллер прерываний КР58	0BH59
Число обслуживаемых запросов прерывания Нисло программируемых режимов работы Разрядность шины данных Время выдачи сигнала «Прерывание» на сигнал «Запрос», нс Потребляемая мощность, мВт	8 3 8 ≪500 ≪500
Генератор тактовых импульсов КР580ГФ2-	1
Число выходных высокоуровневых тактовых сигналов	2 ≪3 ≪755
Буферные регистры КР580ИР82 и КР580ИР8	33*
Число разрядов регистра	8
выхода, нс: КР580ИР82 КР580ИР83 Потребляемая мощность, мВт	<30 <22 <800

Шинные формирователи КР580ВА86 и КР580ВА87**

Число формирователей	8
Время передачи информации от входа до	
выхода, не:	_
KP580BA86	≪30
KP580BA87	-00
Потребляемая мощность, мВт:	
KP580BA86	≪800
KP580BA87	≪750

^{*} Для микросхем КР580ИР83 выходы с инверсией, ** Для микросхем КР580ВА87 выходы с инверсией.

Микросхемы серии КР580 выполнены в прямоугольных пластмассовых корпусах типа: 2123.40-2 — КР580ВМ80А, КР580ВВ55А, КР580ВТ57, КР580ВГ75, КР580ВВ79; 2121.28-5 — КР580ВВ51А, КР580ВН59; 2120.24-3 — КР580ВИ53; 2140.20-1 — КР580ИР82, КР580ИР83, КР580ВА86, КР580ВА87; 238.16-2 — КР580ГФ24; 2121.28-4 — КР580ВК28, КР580ВК38.

Для рабогы микросхемы KP580BM80A требуются гри источника напряжения питания: +12 B ±5 %; +5 B ±5 %; -5 B ±5 %; для микросхемы KP580Г Φ 24 — два: +5 B ±5 %; +12 B ±5 %; для всех остальных микросхем серии KP580 — один источник +5 В ±5 %.

3.2.1. Микросхема КР580ВМ80А

Микросхсма КР580ВМ80А представляет собой 8-разрядное центральное процессорное устройство (ЦПУ) параллельной обработки данных. Устройство не обладает возможностью аппаратного наращивания разрядности обрабатываемых данных, но позволяет осуществлять это программным способом. Структурная схема КР580ВМ80А представлена на рис. 3.1. Рассмотрим назначение основных узлов и принцип их взаимодействия.

Арифметическо-логическое устройство (АЛУ) обеспечивает выполнение арифметических, логических операций и операций сдвига над двоичными данными, представленными в дополнительном коде, или над двоично-десятичными данными. Устройство содержит схему десятичной коррекции, позволяющую производить операции десятичной арифметики По результатам операций в АЛУ формируется ряд признаков, когорые записываются в регистр условий. Призпереноса С устанавливается в единицу, если в результате выполнения команды появляется перенос из старшего разряда. Пополнительный признак переноса С1 устанавливается в единицу при возникновении перепоса из трегьего разряда. Используется в командах десятичной арифметики. Признак четности Р устанавливается в единицу, если число единиц в разрядах результата четное. Признак нуля Z устанавливается в единицу, если результат равен нулю. Признак знака S указывает знак числа и равен единице, если число отрицательное, или нулю, если число положительное.

Блок регистров производит прием, хранение и выдачу различной информации, участвующей в процессе выполнения программы, и содержит счетчик команд, указатель стека, регистры общего назначения, регистры временного хранения и регистр адреса. Шестнад-




Рис 3.1 Структурная схема КР580ВМ80А

цатиразрядный счетчик команд хранит текущий адрес команды. Содержимое счетчика команд автоматически увеличивается после выборки каждого байга команды. Шестпадцатиразрядный указатель стека содержит иачальный адрес памяти, используемый для хранения и восстановления содержимого программно-доступных регистров ЦПУ. Содержимое указателя стека уменьшается, когда данные загружаются в стек, и увеличивается, когда данные выбираются из стека. Восьмиразрядные регистры общего назначения В, С, D, E, H, L могут применяться как накопители (обрабатываемые данные находятся в самом регистре) и указатели (16-разрядный адрес операнда определяется содержимым пары регистров). Регистры временного хранения W, Z используются для приема и временного запоминания второго и третьего байтов команд переходов, передаваемых с внутренней магистрали ЦПУ в счетчик команд. Эти регистры программно-недоступными. Шестнадцатиразрядный реявляются гистр адреса принимает и хранит в течение одного машинного цикла адрес команды или операнда и выдает его через буфер адреса на однонаправленную выходную магистраль АО-А15. Буфер адреса выполнен в виде выходных формирователей, имеющих на выходе состояние «Выключено» (третье состояние),

Схема синхронизации и управления состояниями ЦПУ формирует машинные такты и циклы, которые координируют выполнение всех команд, и вырабатывает сигнал SYNC «Синхронизация», определяющий начало каждого машинного цикла. Для исполнения комаиды требуется от одного до пяти машинных циклов. Каждый цикл может состоять из 3—5 тактов (Т1—Т5), длительность каждого из них соответствует периоду следования тактовых импульсов Ф1, Ф2. Ценгральное процессорное усгройство может находиться в трех состояниях (ожидание, захват и останов), продолжительность которых составляет целое число тактов и зависит от внешних

управляющих сигнатов. Устройство управления формирует комплекс управляющих сигналов, организующих выполнение поступившей в ЦПУ команды, и состоит из регистра команд, программируемой логической матрицы (ПЛМ) и схемы управления узлами. Восьмиразрядный регистр команд осуществляет прием и хранение команды, поступающей по магистрали данных. Программируемая логическая матрица дешифрирует код операции команды и формирует микрооперации в соответствии с микропрограммой выполнения команды. Схема управления узлами вырабатывает для различных узлов ЦПУ необходимыс управляющие сигналы. Восьмиразрядный буфер данных обеспечивает ввод команд и данных в ЦПУ, вывод данных и состояния ЦПУ через формирователи, имеющие на выходе состояние «Выключено».

Назначение выводов КР580ВМ80А приведено в табл. 32.

Таблина 32

Номер вывода	Осозначение	Назид ч ени е
25—27, 29—35, 1, 40, 37—39, 36	A0—A15	Шина адреса
10, 9, 8, 7, 3-6	D0—D7	Шина данных
2 11 12 13 14 15, 22 16 17 18 19 20 21 23 24 28	GND Uσει RESET HOLD INT Φ2. Φ1 INTA DBIN WR SYNC Uσει HLDA READY WAIT Uσει RESET RESET RESET HOLD RESET RES	Общий —5 В Установка Захват шин Прерывание Фаза Разрешение прерывания Прием Запись (выдача) Синхронизация +5 В Подтверждение захвата Гетовность Ожиданне +12 В

3.2.2. Mukpocxema KP580BB51A

Микросхема КР580ВВ51А представляет собой однокристальное программируемое устройство для синхронно-асинхронных приемопередающих каналов последовательной связи. Она служит для преобразования параллельного кода, полученного из микропроцессорной системы, в последовательный поток символов со служебными битами: старт, стоп, контроль, и выдает этот поток в канал связи с различной скоростью Данная микросхема также может выполнять обратное преобразование последовательного потока символов со служебными битами в параллельное 8-разрядное слово, которое поступает в канал данных системы Иместся пять режимов работы микросхемы КР580ВВ51А: асинхронная передача, асинхронный прием, синхронныя передача, синхронный прием с внутренней синхронизацией, синхронный прием с внешней синхронная передача, синхронный прием с внешней синхронная передача.

Режим работы микросхемы КР580ВВ51А задается предварительно вводимой инструкцией режима. Следует учесть, что перед началсм работы с микросхемой необходимо выполнить определенную последовательность команд: 1) установка исходного состояния; 2) запись инструкции режима; 3) запись синхросимвола 1; 4) запись синхросимвола 2; 5) запись инструкции команды. При этом команда «Запись синхросимвола 2» или команды «Запись синхросимвола 1» и «Запись синхросимвола 2» могут отсутствовать, что определяется

инструкцией режима.

Структурная схема КР580ВВ51А представлена на рис. 3.2. Микросхема состоит из приемника, передатчика, регистра режима, регистра команды, схемы управления и буфера ввода/вывода. Восьмиразрядные регистры режима и команды предназначены для хранения соответственно инструкции режима и инструкции команды, поступатьющих с магистрали D0—D7 через буфер ввода/вывода. Схема управления на основе анализа входных сигналов WR, RESET, C/D, CS определяет направление передачи информации, ее вид (см. табл 3 3)

Таблица 33

Входной сигнал		ন		
C/D	W.B	cs	RESET	Направление и вид информацини
0 0 1 1 X	0 1 0 1 X	1 0 1 0 X	0 0 0 0	Приемопередатчик→ЦПУ (данные) ЦПУ→приемопередатчик (данные) Приемопередатчик→ЦПУ (состояние) ЦПУ→приемопередатчик (управление) Информация сохраняется; шина D0—D7 устанавливается в состояние «Выключено»

Примечание 1 — сигнал высокого уровня; 0 — сигнал низкого уровня; X — состояние входа безразлично.




Рис. 3.2 Структурная схема КР580ВВ51А

и формирует исобходимые управляющие сигналы. Приемник получает последовательность символов, поступающих на вход RXD, выделяет данные, преобразует их в параллельный код и записывает

в буфер ввода/вывода.

При асинхронном приеме появление иа входе приемника напряжения низкого уровня свидетельствует о приходе старт-бита. При этом схема управления и сипхронизации определяет конец битов данных, бит контроля, если контроль запрограммирован, и бит останова. Принимаемые биты записываются в регистры приемника и через внутрениюю магистраль передаются в буфер ввода/вывода. При этом на выводе RXRDY «Готовность приемника» устанавлива ется сигнал высокого уровня, свидетельствующий о готовности данных к вводу в МП или внешние устройства.

В режиме синхронного приема с внутренней синхронизацией работа приемника начинается с поиска синхросимволов. Принимасмая информация непрерывно сравнивается с содержимым регистров синхросимволов, и при их совпадении приемник переходит в режим

синхронизации. На выводе SYNDET «Вид синхронизации», работающем как выход, устанавливается напряжение высокого уровня.

В режиме синхронного приема с внешисй синхропизацией на вывод SYNDET, рабогающий как вход, подается напряжение синхронизации, которое разрешает прием информации по входу приемника с частотой синхронмпульсов, поступающих на вход RXC «Синхпонизация приемника». При этом длительность сигналов, поступаюших на вход SYNDET, должна быть больше или равиа периоду частоты синхронизации RXC. Передатчик принимает входную информацию, поступающую параллельным кодом через буфер ввода/ вывода со входов D0-D7, преобразует ее в последовательный код, добавляет служебную информацию (старт-биты, стоп-биты, синхросимволы, биты четности) в зависимости от запрограммированного режима работы и выдает их на выход передатчика ТХД. Синхроннзация выходных данных осуществляется сигиалом, подаваемым на вход ТХС «Синхронизация передатчика». Сигиал ТХRDY «Готовность передатчика» информирует МП о готовности микросхемы КР580ВВ51А принять новые данные или команды управления. Буфер ввода/вывода содержит восемь двунаправленных формирователей, имеющих на выходе состояние «Выключено», и обеспечивает связь микросхемы КР580ВВ51А с шиной данных микропроцессора. Назначение выводов КР580ВВ51А приведено в табл. 3.4.

Таблица 3.4

Номер вывода	Обозн ачение	Називчение
27, 28, 1, 2, 5—8 3 4 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26	D0—D7 RXD GND TXC WR CS C/D RD RXRDY TXRDY SYNDET CTS TXE TXD CLK RESET DSR RTS DTR RXC Ucc	Шина данных Вход приемника Общий Синхронизация передатчика Запись Выбор микросхемы Управление/данные Чтение Готовность приемника Готовность передатчика Вид синхронизации Готовность приемника терминала Конец передачи Выход передатчика Тактовый сигнал Установка Готовность передатчика терминала Запрос приемника терминала Запрос приемника терминала Синхронизация приемника +5 В

3.2.3. Микросхема КР5ВОВИ53

Микросхема КР580В1153 представляет собой устройство, формирующее программно-управляемые временные задержки (таймер) и содержит три иезависимых идентичных канала: 0, 1, 2. Каждый канал может работать в одном из шести основных режимов (режим 0—режим 5), иметь двоичный или двоично-десятичный тип счета, задаваемый программно путем предварительной записи в регистр режима каждого канала управляющего слова. Структурная схема КР580В1153 представлена на рис. 3.3. Рассмотрим назначение основных узлов.

Схема выбора канала формирует сигналы управления каналами 0, 1, 2, внутренними и внешними передачами данных, приемом управляющих слов. Буфер канала данных состоит из восьми двунаправленных формирователей, имеющих на выходе состояние «Выключено», и осуществляет сопряжение таймера с шиной данных МП. Через буфер канала осуществляется запись управляющего слова в регистры режима и параметров счета в счетчики каждого канала. Схемы каналов 0, 1, 2 идентичны и содержат регистры режима, схемы управления, схемы синхронизации и счетчики. Регистр режима предназначен только для записи информации. Он принимает и хранит управляющее слово, код которого задает режим работы канала, определяет тип счета и последовательность загрузки данных в счетчик. Схема управления канала синхронизирует работу счетчика в соответствии с запрограммированным режимом и работу канала с работой МП.

Схема спихронизации канала формирует серию внутренних так-




Рис 33. Структурная схема КР580ВИ53

товых импульсов определенной длительности, которая зависит от внешней частоты синхронизации СLK и определяется внутрешинми времязадающими цепями схемы. Максимальная частота внешних

сигналов синхронизации СLК не более 2,6 МГц.

, Счетчик канала представляет собой 16-разрядный счетчик с предустановкой, работающий на вычитание в двоичном или двоично-десятичном коде. Максимальное число при счете равно 2¹⁶ при работе в двоичном коде или 10¹ при работе в двоично-десятичном коде. Счетчики каналов независимы друг от друга и могут иметь различные режимы работы и типы счета. Запуск счета в каждом канале, его останов и продолжение осуществляются по соответствующему сигналу GATE «Разрешение канала».

Режимы работы (0—5) отличаются порядком формирования выходного напряжения на выводе ОUT по окончании отсчета чъсла, загруженного в счетчик, по отношению к управляющему сигналу

GATE.

В режиме 0 (прерывания терминального счета) на выходе нанала формируется напряжение высокого урозня после отсчета числа, загруженного в счетчик. Сигнал GATE обеспечивает начало счета, его прерывание (при необходимости) и продолжение счета. Нерезагрузка счетчика во время счета прерывает текущий счет

и возобновляет его по новой программе.

В режиме 1 (работы ждущего мультивибратора) на выходе канала формируется огрицательный импульс длительностью $\tau = T_{\rm CLK}$ п, где $T_{\rm CLK}$ — период тактовых импульсов; п — число, записанное в счетчик. Запуск ждущего мультивибратора осущестеляется положительным фронгом сигнала GATE. Каждый положительный фронт этого сигнала запускает текущий счет или перезапускает счетчик сначала. Перезагрузка счетчика во время счета не влияет на текущий счет.

В режиме 2 (генерации частоты) таймер выполняет функцию делителя входной частоты СLК на п. При эгом длительность положительной части периода равна T_{CLK} (n-1), а отрицательной T_{CLK} . Перезагрузка во время счета не влияет на текущий счет.

Режим 3 (генерации меандра) аналогичен режиму 2, при этом длительность положительного и отрицательного полупериодов для

Таблица 35

Ноуғр выгода	Обогначение	Назначение
19, 20	A0, A1	Адрес
1—8	D7-D0	Шина даниных
9, 15, 18	CLK0-CLK2	Тактовые сигналы
10, 13, 17	OUT0-OUT2	Выход
11, 14, 16	GATE0-GATE2	Управление
12	GND	Общий
21	CS	Выбор микросхемы
22	RD	Чтение
23	WR	Запись
24	Ucc	+5 В

четного числа п равна $T_{\rm CLK}$ п/2. Для нечетного числа п длительность положительного полуперио та равна $T_{\rm CLK}$ п/2, а отринательного $T_{\rm CLK}$ (n—1)/2.

В режиме 4 (программного формирования одиночного строба) на выходе канала формируется импульс отрицательной полярности длительностью $\tau = T_{CLK}$ после отсчета числа, загруженного в счетчик. По сигналу GATE и после перезагрузки счетчика работа кана

ла в режиме 4 аналогична режиму 0.

В режиме 5 (аппаратного формирования одиночного строба) на выходе канала формируется импульс отрицательной полярности длительностью $\tau = T_{CLR}$ после отсчета числа, загруженного в счетчик. Назначение выводов КР580ВИ53 приведено в 1абл. 3.5.

3.2.4. Микросхема КР580ВВ55А

Микросхема КР580ВВ55А предназначена для параллельной передачи информации между микропроцессором и периферийными устройствами и содержит три 8-разрядных канала ввода/вывода A, B. C.

Капал С может быть представлен в виде двух 4-разрядных каналов ввода/вывода, доступ к которым производится как к отдельным независимым каналам. Периферийные устройства подключаются к каналам А, В, С, а связь с микропропессором осуществ ляется с помощью шины D через буфер данных. Структурная схема КР580ВВ55А представлена на рис 3.4 Каждый из каналов А В, С состоит из 8-разрядного регистра и двунаправленных форми рователей, имеющих на выходе состояние «Выключено». Устройство управления содержит регистр управляющего слова (РУС), в кото-




Рис. 3.4 Структурная схема КР580ВВ55А

рый предварительно производится запись информации, определяюшей режим работы каналов, и формирует сигналы выбора канала

и управления каналом С.

Микросхема может работать в одном пз трех режимов: режим 0—простой ввод/вывод; режим 1—стробируемый ввод/вывод; режим 2—двунаправленный канал. Режим работы каналов можно пзменять как в начале, так и в процессе выполнения программы, что позволяет обслуживать различные периферийные устройства в определенном порядке с помощью одной микросхемы Кр580ВВ55А. Каналы А и В могут работать в различных режимах, а работа канала С зависит от режимов работы каналов А и В. Комбинируя режимы работы каналов. Можно обеспечить работу микросхемы почти с любым периферийным устройством.

В режиме 0 осуществляется простой ввод/вывод данных по трем 8-разрядным каналам, причем канал С может использоваться как два 4-разрядных канала. Каждый из каналов может использоваться отдельно для ввода или вывода информации В режиме 0 входная информация не запоминается, а выходная хранится в выходных регистрах до записн новой информации в канал или до за-

писи нового режима.

В режиме I передача данных осуществляется только через каналы A и B, а линип канала C служат для приема и выдачи сигналов управления. Каждый из каналов A и B независимо друг от друга может использоваться для ввода или вывода 8-разрядных данных, причем входные и выходные данные фиксируются в регистрах каналов.

В режиме 2 для канала A обеспечивается возможность обмена информацией с периферийными устройствами по 8-разрядному двунаправленному каналу. Для организации обмена используются пять линий канала С. В режиме 2 входиые и выходиые данные фиксируются во входном и выходном регистрах соответственно. Назначение выводов КР580ВВ55А приведено в табл. 3.6.

Таблица 3.6

Номер вывода	Обозначение	Назначение
9, 8 27—34 37—40, 1—4 5 6 7 10—13, 17, 16, 15, 14 18—25 26 35 36	A0, A1 D7—D0 PA7—PA0 RD CS GND PC7—PC0 PB0—PB7 Ucc RESET WR	Адрес Шина данных Канал А Чтение Выбор микросхемы Общий Канал С Канал В +5 В Установка Запись

3.2.5. Микросхема КР580ВТ57

Микросхема КР580ВТ57 представляет собой программируемое 4-канальное устройство прямого доступа к памяти (ПДП) и предназначена для организации по требованию периферийного устройства высокоскоростного обмена данными между памятью системы и периферийными устройствами, минуя центральный процессор. По каждому из четырех каналов обмен может происходить массивами данных до 16 Кбайт с возможностью задания начального адреса от 0 до 64 К. Структурная схема микросхемы КР580ВТ57 представлена на рис. 3.5.




Рис. 3.5. Структурная схема КР580ВТ57

Рассмотрим назначение основных узлов и принцип их взаимодействия. Микрослема может обслуживать до четырех периферийных устройств, запрашивающих режим ПДП подачей на схему при ема запросов асинхронных сигналов DRQ0—DRQ3. При поступлении двух и более запросов будет обслуживаться устройство с наивысшим приоритетом. Приоритет устанавливается программно. Возможны два режима установки приоритета: фиксированный, когда канал 0 имеет самый высокий приоритет, а канал 3— самый низкий, и циклический сдвиг приоритета, когда после каждого цикла ПДП приоритет каждого канала изменяется При поступлении запроса па ПДП устройство управления формирует сигнал НRQ «Запрос захвата», запрашивающий центральный процессор (ЦП) о возможности использования системной шины для организации ПДП. При поступлении от ЦП разрешения на пользование системной шигой HLDA схема приема запросов формирует сигнал DASK0—DASK3, подтверждающий запрашивающему периферийному устройству возможность ПДП.

Для хранения начального адреса и числа циклов ПДП используются два 16-разрядных регистра на каждый канал, которые образуют ЗУ емкостью 8×16 бит. Оба регистра— регистр адреса и регистр числа циклов — должны быть загружены перед началом работы. В регистр адреса записывается адрес первой ячейки памяти, к которой должно быгь обращение. Значения, записываемые в младшие 14 разрядов регистра числа циклов, указывают число ПДП минус 1 до появления сигнала ТС «Конец счега» на выходе микросхемы. В двух старших разрядах регистра числа циклов указывается режим обмена данными: проверка, запись, чтение.

Устройство управления формирует все управляющие сигналы, необходимые для осуществления различных режимов работы микросхемы КР580ВТ57. Схема выработки сигналов запись/чтение обеспечивает прием, формирование и выдачу сигналов, осуществляющих обмен информацией между ЦП и схемой ПДП, между памятью и периферийными устройствами.

Режим работы микросхемы устанавливает 8-разрядный регистр установки режимов. Запись в регистр осуществляется в режиме программирования после загрузки регистра адреса и регистра числа циклов, сброс, т. е. установка в исходное состояние, — подачей сигнала RESET. Записывая в регистр установки режима определеную информацию, можно установить следующие режимы работы (обслуживания) схемы ПДП: автозагрузка (повторение ранее выбранного массива адресов), конец счета, удлиненная/обычная запись, фиксированный/циклический приоритет.

Регистр состояния каналов указывает, какой канал достиг условня конца счета. Буфер адреса предназначен для приема и выдачи кола адреса. Двунаправленные адресные шины A0—A3 в режиме программирования являются входами, выбирающими один из регистров, информация с которого должна быть считана или, наоборот, записана. В режиме обслуживания они являются младшими разрядами 16-разрядного адреса памяти. Выходы A4—A7, нмсющие состояние «Выключено», предназначены для выдачи 4—7 разрядов 16-разрядного адреса памяти.

Буфер данных состоит из восьми двунаправленных схсм, каждая из которых имеет на выходе состояние «Выключено» и предназначена для сопряжения устройства ПДП с шиной данных МП. При программировании загрузка регистра адреса, регистра числа циклов или регистра уст-новки режимов осуществляется из ЦП через шину данных за два командных цикла.

При чтении содержимого регистра адреса, регистра числа циклов или регистра состояния каналов данные передаются в ЦП также через шину данных. В течение циклов ПДП микросхема КР580ВТ57 управляет системной шиной и выдает через буфер данных старшие восемь разрядов адреса памяги одного из регистров адреса ЗУ. Эти разряды адреса передаются в начале каждого цикла ПДП, а затем шина данных освобождается для обмена даиными

Номер выводя	Обозначение	l Iазчачение
32-35, 37-40 21-23, 26-30 1 2 3 4 5 6 7 8 9 10 11 12 13 25, 24, 14, 15 16-19 20 31 36	A0—A7 D7—D0 I/OR I/OW MEMR MEMW MARK READY HLDA ADSTB AEN HRQ CS CLK RESET D\SK0—DASK3 DRQ3—DRQ0 GND Ucc TC	Шина адреса Шина данных Чтение ввода/вывода Запись ввода/вывода Чтение памяти Запись в память Маркер Готовность Подтверждение захвата Строб адреса Разрешение адреса Запрос захвата Выбор микросхемы Тактовый сигнал Установка Подтверждение ПДП Запрос ПДП Общий +5 В Конец счета

между памятью и периферийными устройствами в течение остав шейся части цикла ПДП. Назначение выводов КР580ВТ57 приведе но в табл. 3.7.

3.2.6. Микросхема КР580ВН59

Микросхема КР580ВН59 представляет собой программируемый контроллер прерываний, который обслуживает до восьми запросов на прерывание ЦП, поступающих от внешних устройств. Предусмотрена возможность расширения числа обслуживаемых запросов до 61 путем каскадного соединения микросхем КР580ВН59.

Контроллер прерываний путем предварительной программной установки в определенный режим работы обеспечивает два способа обслуживания прерывания программ: обслуживание по результатам

опроса и обслуживание по запросу.

В режиме обслуживания по результатам опроса произволится опрос каждого периферийного устройства до тех пор, пока не будет обнаружено то, которое запрашивает прерывание. Далее осуществляется переход на соответствующую подпрограмму обслуживания прерывания, которая выполняет обмен данными. В этом режиме приоритет устройства определяется его местом в последовательности опроса. Режим целесообразен в тех случаях, когда для ряда периферийных устройств имеется общая подпрограмма обслуживания или число запросов более 64.

В режиме обслуживания по запросу обмен данными между ЦП




Рис 36 Структурная ехема КР580ВН59

и периферийными устройствами инициируется периферийными устройствами выработкой сигнала 1R «Запрос прерывання», при поступлении когорого управление передается на соответствующую программу. Данный способ обмена особенно удобен при работе с периферийными устройствами, имеющими низкое быстродействие, а также в ситуациях, котда момент передачи непредсказуем, что в большинстве случаев и бывает. Алгоритм задания приоритета устанавливается программным путем. Приоритеты, закрепленные за внешними устройствами, могут быть изменены в процессе выполнения программ.

Структурная схема КР580ВН59 представлена на рис. 3.6. Рассмотрим назначение основных узлов. Восьмиразрядный регистр запросов прерывания предназначен для записи и хранения запросов прерывания IR0—IR7. поступающих от внешних устройств. Сигналы IR0—IR7 асинхронны, поэтому они должны удерживаться на входе до поступления с ЦП первого сигнала INTA «Подтверждение прерывания». Сброс разряда регистра запросов прерывания, соогветствующего обслуживаемому запросу, осуществляется вторым сигналом INTA, поступающим с ЦП.

Схема маскирования состоит из схемы анализа приоритета и регистра маски, в который предварительно записывается код маски, прерываний, разрешающий или запрешающий прохождение определенных запросов на схему анализа приоритета. Сигналы, прошедшие через регистр маски, анализируются по приоритету. Запрос с наивысшим приоритетом записывается в регистр обслуживаемых запросов, запрещая прохождение через схему маскирования новых запросов, имеющих равный обслуживаемому или низшие приоритеты Схема логики чтения/записи позволяет записывать команды в различные регистры микросхемы, а гакже считывать содержимое регистров на шину данных.

Установка схемы в исходное состояние и установка фиксиро-

ванного статуса уровней приоритета осуществляются командами инициализации, которые предварительно записываются и хранятся в регистрах слов команд инициализации. В зависимости от числа микросхем, примененных в системе, используется последовательность из двух или трех команд инициализации. Схема формирования команды CALL выдает на шину данных трехбайтовую команду CALL при поступлении с ЦП трех сигналов INTA. При поступлении сигнала INTA1 на шину данных выдается первый байт — собствено команда CALL, по сигналу INTA2 выдается второй байт — младший байт адреса, по сигналу INTA3 — третий байт — старший байт дреса.

Устройство управления формирует сигнал INT «Прерывание» при поступлении одного или нескольких запросов и вырабатывает управляющие сигналы, необходимые для выполнения команды САLL. Буфер каскаднрования позволяет увеличить число обслуживаемых запросов до 64, при этом одна из микросхем КР580ВН59 включается как ведущая, а остальные — как ведомые. Каждой ведомой микросхеме присваивается номер, предварительно устанав-

ливаемый программным путем.

Регистры слов команд операций предназначены для задания программиым путем различных операций как в режиме обслуживания по запросу, так и в режиме обслуживания по результатам опроса: маскирование запросов прерывания/спецмаскирование, фиксированный приоритет/циклический сдвиг приоритета, обычный конец прерывания, установка чтения регистра запросов, установка чтения регистра запросов, установка чтения регистра обслуживаемых запросов. Двунаправленный 8-разрядный буфер данных имеет на выходе состояние «Выключено». В режиме программирования через буфер данных в КР580ВН59 записываются управляющие слова, а на системную шину данных считываются содержимое регистра запросов, регистра обслуживаемых запросов, регистра маски и двоилно-десятичный код запроса, по которому вырабатывается сигнал INT. В режиме прерывания по запросу после подтверждения прерывания через буфер данных в системную шину выдается трех-

Таблица 3.8

Немер вывода	Обо значение	Назначение
$ \begin{array}{c} 27 \\ 4 - 11 \\ \vdots \\ 12. \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$	A0 D7—D0 CS WR RD CAS0—CAS2 GND SP/EN INT IRO—IR7 INTA	Адрес Шина данных Выбор микросхемы Чтение Запись Каскадирование Общий Призпак подчинения Прерывания Подтверждение прерывания +5 В

байтовая команда CALL. В остальное время выход буфера данных находится в состоянии «Выключено». Назначение выводов КР580ВН59 приведено в габл. 3.8.

3.2.7. Микросхема КР580ГФ24

Микросхема КР580ГФ24 представляет собой генератор тактовых импульсов (ГТП), предназначенный для совместной работы с ЦПУ КР580ВМ80А. Генератор формирует: высокоуровневые тактовые сигналы Ф1 и Ф2 с несовпадающими фазами; тактовый сигнал Ф2Т, по уровню совместимый с ТТЛ и синхронизированный с сигналом Ф2; сигнал STSTB «Строб состояния», который, поступая на системный контроллер, фиксирует состояние шины данных микропроцессора; сигнал RESET «Установка».

Структурная схема КР580ГФ24 представлена на рис. 3.7. Генератор опорной частоты при подключении к выводам XTAL1 XTAL2 кварцевого резонатора обеспечивает высокую стабильность частоты, определяемую основной частотой возбуждения кварцево-

го резонатора.

Выход генератора опорной частоты выведен на внешний вывод OSC и соединен внутри микросхемы со счетчиком-делителем, входящим в состав тактового генератора. Тактовый генератор состоит из счетчика-делителя на 9, логических дешифраторов, формирующих требуемые тактовые импульсы, выходных формирователей и вспомогательных логических схем и триггеров для генерации выходных сигналов: Ф1, Ф2, Ф2Т, STSTB. Тактовые импульсы Ф1 и Ф2 управляют МОП-входами микропроцессора КР580ВМ80А. Тактовый импульс Ф2Т используется для управления ТТЛ-входами в режиме прямого обращения к памяти.




Рис. 3.7. Структурная схема КР580ГФ24




Рис 3.8 Структурная схема КР580ВК28 и КР580ВК38

Номер ьывода	Обозна чение	Назначение
1 2 3 4 5 6 7 8 9 10, 11 12 13 14, 15	RESET RESIN RDYIN READY SYNC Φ2T STSTB GND Ucct Φ2, Φ1 OSC TANK XTAL2, XTAL1 Ucc2	Установка (выход) Установка (вход) Готовность (вход) Готовность (выход) Синхроннзация Фаза 2 с уровнем ТТЛ Строб состояния Общий +12 В Фаза 2, 1 Выход осциллятора Вход колебательного коитура Кварцевый резонатор +5 В

Отрицательный сигнал STSTB, длительность которого равна одному периоду частоты опорного генератора, формируется микросхемой КР580ГФ24 при поступлении на ее вход с микропроцессора КР580ВМ80А сигнала SYNC «Сиихронизация», свидетельствующего о начале машинного цикла.

При поступлении входного сигнала RESIN микросхема КР580ГФ24 с помощью триггера Шмнтта и триггера ТІ вырабатывает сигнал RESET, синхронизированный с тактовым сигналом Ф2. По сигналу RESET осуществляется установка в исходное состояние различных устройств микропошессорной системы. Наличие в микросхем ме триггера Шмитта позволяет подавать на вход RESIN сигнал с пологим фроитом. С помощью триггера Т2 осуществляется стробирование входного сигнала RDYIN «Готовность» тактовым сигналом Ф2. Назначение выводов КР580ГФ24 приведено в табл. 3 9.

3.2.8. Микросхемы КР580ВК28 и КР580ВК38

Микросхемы КР580ВК28 и КР580ВК38 выполняют функции системного контроллера и шинного формирователя, осуществляют формирование управляющих сигналов обращения к ОЗУ или к устройствам ввода/вывода (УВВ) и обеспечивают прием и передачу 8-разрядной информации между шиной данных микропроцессора и системной шиной.

Отличие микросхемы КР580ВК28 от микросхемы КР580ВК38 состоит в формировании сигналов I/OW. МЕМW. Микросхема КР580ВК28 формирует эти сигналы относительно сигнала WR «Запись», а микросхема КР580ВК38 — относительно сигнала STSTВ «Строб состояния», что позволяет при применении в микропроцессорной системе микросхемы КР580ВК38 использовать ЗУ и УВВ с более широким диапазоном быстродействия. Структурная схема КР580ВК28 и КР580ВК38 представлена на рис. 3.8. Двунаправленный шинный формирователь осуществляет буферирование 8-разряд-

Номер вывода	Обо значение	Назначение
6, 8, 10, 12, 15, 17, 19, 21 5, 7, 9, 11, 13, 16, 18, 20 2 3 4 14 22 23 24 25 26 27 28	D0—D7 DB0—DB7 STSTB HLDA WR DBIN GND BUSEN INTA MEMR I,OR MEMW I/OW Ucc	Шина данных Системная шина Строб состояния Подтверждение захвата Запись Прием Общий Управление системной шиной Подтверждение прерывания Чтение памяти Чтение УВВ Запись в память Запись в УВВ +5 В

ной шины данных и автоматический контроль направления передачи данных. Подключение системного контроллера к шине данных микропроцессора осуществляется с помощью двунаправленных выводов D0—D7, к системной шине — с помощью двунаправленных выводов D80—D87. При необходимости с помощью сигнала BUSEN «Управление системной шиной» выводы D80—D87 системного контроллера могут быть переведены в состояние «Выключено».

Регистр состояния выполнен на шести D-триггерах и предназначен для хранения информации о состоянии микропроцессора, поступающей по шине данных D0—D7 Запись в регистр состояния осуществляется по сигналу STSTB, поступающему в начале каждого ма-


шинного цикла.

Декодирующая матрица в зависимости от режима работы микропроцессора, зафиксированного в регистре состояния, и входных управляющих сигналов HLDA, WR, DBIN формирует сигнал INTA «Подтверждение прерывания» или сигналы чтения/записи при обрашении к ОЗУ или УВВ. Назначение выводов микросхем КР580ВК28 и КР580ВК38 приведено в табл, 3.10.

3.2.9. Микросхемы КР580ИР82 и КР580ИР83

Микросхемы КР580ИР82 и КР580ИР83 представляют собой 8-разрядные буферные регистры, предназначенные для ввода и вывода информации со стробированием. Они могут использоваться как в микропроцессорных системах, построенных на микросхемах серии КР580, так и в других вычислительных системах и устройствах дискретной автоматики.

Микросхема КР580ИР83 отличается от микросхемы КР580ИР82 тем, что имеет иивертирующие выходы. Расположение выводов обеих



81 A7

40

39 Структурная КР580ИР82 и КР580ИР83

Рис. 3 10. Структурная схема KP580BA86 H KP580BA87

Таблица 3.11

80

Ночер вывода	Обо значение	На значениє
$ \begin{array}{c} 1 - 8 \\ 9 \\ 10 \\ 11 \\ 19 - 12 \\ 20 \end{array} $	DI0—DI7 OE GND STB DO0—DO7 Ucc	Входы регистра Разрешение выхода Общий Строб Выходы регистра +5 В

микросхем одинаково. Структурная схема КР580ИР82 и КР580ИР83 представлена на рис. 3 9. Каждая микросхема имеет восемь триггеров D-типа и восемь выходных буферов, имеющих на выходе состояние «Выключено». Управление передачей информации осуществляет ся с помощью сигнала STB «Строб».

При поступлении на вход STB сигнала высокого уровия осушествляется нетактируемая передача информации от входа DI до выхода DO. При подаче на вход STB сигнала низкого уровня микросхема хранит информацию предыдущего такта; при подаче на вход STB положительного перспада импульса происходит «защелкивание» входной информации. Выходные буферы микросхем КР580ИР82 и КР580ИР83 управляются сигналом ОЕ «Разрешение выхода». При

поступлении на вход ОЕ сигнала высокого уровня выходные буферы переводятся в состояние «Выключено». Назначение выводов кр580ИР82 и КР580ИР83 приведено в табл. 3.11.

3.2.10. Микросхемы КР580ВА86 и КР580ВА87

[Микросхемы КР580ВА86 и КР580ВА87 представляют собой двунаправленные 8-разрядные шинные формирователи с высокой пагрузочной способностью, позволяют осуществить связь микропроцессора с периферийными устройствами ввода/вывода информации.

Микросхема КР580BA87 отличается от микросхемы КР580BA86 тем, что двунаправленная передача осуществляется с инверсией. Расположение выводов обеих микросхем одинаково. Режим работы микросхем одинаково.

Таблица 3.12

Номер вывода	Обозначеняє	Назначение
1-8 9 10 11 19-12 20	$A0-A7$ OE GND T $B0-B7$ U_{cc}	Шина А (вход/выход) Разрешение выхода Общий Направление передачи Шина В (вход/выход) +5 В

росхем КР580ВА86 и КР580ВА87, структурная схема которых представлена на рис. 3.10, определяется управляющими сигналами ОЕ «Разрешение выхода» и Т «Направление передачи». При поступлении на вход ОЕ сигнала высокого уровня информационные выходы А и В переходят в состояние «Выключено». При наличии на входе ОЕ сигнала низкого уровня направление передачи информации определяется сигналом Т. При подаче на вход Т сигнала высокого уровня осуществляется передача информации с канала А в канал В, при подаче на вход Т сигнала низкого уровня — наоборот, с канала В в канал А. Назначение выводов КР580ВА86 и КР580ВА87 приведено в табл. 3.12.

3.2.11. Микросхема КР580ВГ75

Микросхема КР580ВГ75 представляет собой контроллер ЭЛТ и предназначена для сопряжения с алфавитно-цифровыми дисплеями и видеотерминалами микроЭВМ с целью минимизации конструкции и программного обеспечения. Структурная схема контроллера ЭЛТ представлена на рис. 3.11. Рассмотрим назначение основных узлов. Двунаправленный 8-разрядный буфер шины данных служит для сопряжения шины данных системы и имеет на выходе состояние «Выключено». Направлением обмена информацией и переводом буфера в состояние «Выключено» управляет логика чтения/записи ПДП. Логика чтения/записи ПДП, декодируя внешние управляющие сигналы,




Рис. 3.11. Структурная схема КР580ВГ75

адресует записываемую информацию в соответствующие регистры микросхемы, ЗУ на 1 знакоряд или стек FIFO, а считываемую информацию выводит из регистров состояния или регистров светового пера. Кроме того, она вырабатывает сигналы ПДП и прерываний, подзваемые на контроллер ПДП и центральный процессор.

Входной буфер-контроллер представляет собой логическое устройство, управляющее процессом взаимодействия микросхемы КР580ВГ75 с центральным процессором видеотерминала. Он содержит регистры команд и параметров, в которые от центрального процессора записываются соответственно команды и числовые данные (параметры), входящие в состав некоторых команд. Сведения о правильности приема и выполнения команды заносятся в регистр состояния, откуда центральный процессор можег их считать и проанализировать. Входной буфер-контроллер «просматривает» информацию, загружаемую в ЗУ на 1 знакоряд, и при обнаружении в ее составе вспомогательных команд, выполняет их.

Запоминающее устройство на 1 знакоряд состоит из буферных ЗУ емкостью 80 восьмибитовых знаков каждое для промежуточного хранения выводимой на экран ЭЛТ информации. В микросхеме име-

ются два стека FIFO обратного магазинного типа емкостью 16 знаков по 7 бит каждый. Стеки попарно сопряжены с ЗУ на 1 знакоряд и служат для увеличения их емкости в «прозрачном» режиме атрибутов поля. Выходной буфер-контроллер представляет собой логическое устройство, управляющее отображением информации. Он проверяет информацию, выводимую из ЗУ на 1 знакоряд, и при обнаружении атрибутивных кодов знака или поля дешифрирует их и производит соответствующее действие. Выходной однонаправленный рядный буфер служит для синхронного вывода информации из ЗУ на 1 знакоряд или стека FIFO на знакогенератор — выходы ССО — CC6.

Схема растровой синхронизации и управления видеосигналом обеспечивает управление выходами микросхемы в соответствии с атрибутивными кодами, дешифрированными выходным буфером-контроллером. Она управляет также включением сигнала VSP «Подавление видеосигнала» при обратном ходе развертки. Счетчики знаков, строк и знакорядов предназначены для подсчета соответственно числа знаков в знакоряду, числа строк растра в знакоряду, числа знакорядов в кадре и являются программируемыми. Требуемое число счета для каждого счетчика предварительно записывается в регистр

параметров входного буфера-контроллера.

Таблица 3.13

Номер вывода	Обозначение	1 Назначени е
12-19	D0-D7	Шина данных
41	LC0—LC3	Номер строки
5	DRQ	Запрос ПДП
6	DAČK	Подтверждение запроса
		пдп
7	DRTC	Обратный ход строчной раз-
		вертки
8	VRTC	Обратный ход кадровой
		развертки
9	RD	Чтенне
10	WR	Запись
11	LPEN	Световое перо
20	GND	Общий
21	A0	Адрес порта
22	CS	Выбор микросхемы
23 —29	CC0—CC6	Код знака
30	CLK	Синхросигнал знака
31	IRQ	Запрос прерывания
32	HLGT	Подсветка
33, 3 4	GPA0, GPA1	Универсальные атрибутив•
0=		ные коды
35	VSP	Подавление видеосигнала
3 6	RVV	Негативное изображение
37	LTEN	Разрешение засветки экрана
38, 39	LAI, LAO	Код графических символов
40 •	Ucc	+5 B
	l	

В микросхеме имеются два регистра светового пера, один из которых включен параллельно счетчику знаков, второй — счетчику знакорядов. При поступлении сигнала LPEN «Световое перо» состояние обоих счетчиков заносится в регистры светового пера и хранится в них. По команде содержимое светового пера может считываться центральным процессором.

Микросхема КР580ВГ75 обеспечивает большой выбор задавае мых программно форматов изображения. Она осуществляет синхронизацию растра, промежуточное хранение отображаемого знакоряда, декодирование атрибутняных кодов, управление курсором (марке-

ром), работу со световым пером.

Микросхема разработана для сопряжения контроллера ПДП типа КР580ВТ57 с генератором стандартных знаков — ПЗУ, декодирующим точечную матрицу. Синхронизация на уровне растровых точек обеспечивается внешней схемой. Назначение выводов КР580ВГ75 приведено в табл. 3.13.

3.2.12. Микросхема КР580ВВ79

Микросхема КР580ВВ79 представляет собой програмируемое интерфейсное устройство, предназначенное для ввода и вывода информации в системах, выполненных на основе 8- и 16-разрядных микропроцессоров КР580ВМ80А и КР1810ВМ86. Кроме того, микросхема может применяться и как самостоятельное устройство при условии выполнения требований, предъявляемых к электрическим и временным параметрам. Микросхема допускает одновременное выполнение функций ввода и вывода и позволяет полностью освободить микропроцессор от операций сканирования клавиатуры и регенерации отображения на дисплее. Структурная схема КР580ВВ79 представлена на рис. 3.12. Она содержит дисплейную часть, клавиатурную и схемы управления, синхронизирующие ввод/вывод информации и взаилодействие различных узлов.

Дисплейная часть микросхемы обеспечивает вывод информации по двум 4-разрядным каналам: DSPA0 — DSPA3 — канал 1 ОЗУ отображения; DSPB0 — DSPB3 — канал 2 ОЗУ отображения. Вывод осуществляется в виде двоичного кода на 8- или 16-разрядные цифровые или алфавитно-цифровые дисплеи. При этом могут использоваться такие типы дисплеев, как дисплеи накапливания, со светоизлучающими диодами, с жидкокристаллическими элементами. Информация на дисплей может выводиться двумя способами: слева без

сдвига и справа налево со сдвигом.

Оперативное ЗУ отображения предназначено для хранения информации, которая должна отображаться на днеплее. Оперативное ЗУ отображения объемом 16 слов×8 разрядов можно организовать в сдвоенное ОЗУ объемом 16 слов×4 разряда или одно устройство объемом 16 слов×4 разряда и в слов×8 разрядов. Запись информации в ОЗУ отображения и считывание из него осуществляются через двунаправленную шиму данных D0—D7.

Регистр адреса O3V отображения используется для хранения адреса данных, которые в данный момент записываются или считываются МП. Запись адреса в регистр адреса O3V отображения осуществляется с помощью команд «Запись в O3V отображения» или «Чтение из O3V отображения». Регистр адреса O3V отображения сбрасывается на нулевую строку сканирования аппаратным и про-




Рис. 3.12. Структурная схема КР580ВВ79

граммным сбросом, записью режима работы и по команде «Сброс». Регистры O3У отображения предназначены для хранения данных, которые в момент сканирования сигналами S0—S3 выводятся на выходы DSPA0—DSPA3 и DSPB0—DSPB3.

Клавиатурная часть микросхемы через входы RET0—RET7 обеспечивает ввод информации различьыми способами: с клавиатурной матрицы объемом 8 слов×8 разрядов с возможностью расширенья до 4×(8 слов×8 разрядов), с матрицы датчиков 8 слов×8 разрядов, а также ввод по стробу 8 слов×8 разрядов. Клавиатурная часть микросхемы может сопрягаться с любой клавиатурой типа клавиатуры пишущей машинки, произвольным набором переключателей. Буферы клавиатуры и датчиков используются для хранения входной информации в режимах сканирования клавиатуры, сканирования матрицы датчиков и ввода по стробу. Схема управления и устранения дребезга клавиатуры осуществляет управление сканированием клавиатуры в режимах 2- и N-клавишных сцеплений, N-клавишных сцеплений с обнаружением ошибок, а также в режимах сканирования матрицы датчиков и ввода по стробу. Кроме того, она устраняет дребезг клавиатуры при замыкании/размыкании клавиши.

Оперативное ЗУ датчиков предназначено для хранения с последующим считыванием кода позиции клавиш, состояния ключей в матрице датчика, а также информации, вводимой по стробу. В режимах сканирования клавиатуры или ввода по стробу ОЗУ датчиков работает по принципу «обратного магазина»: первый вошел — первый вышел. В режиме сканирования матрицы датчиков ОЗУ работает как ОЗУ датчиков, т. е. каждая строка ОЗУ загружается состоянием соответствующей строки в матрице датчиков. При этом если обнаружено изменение состояния датчиков, то на выходе INT «Прерывание» формируется сигнал высокого уровня.

Схема анализа состояния ОЗУ датчиков определяет число находящихся в ОЗУ сигналов, а также фиксирует заполнение всего объема ОЗУ или отсутствие информации в нем. Если ОЗУ содержит информацию, формируется сигнал INT. В режиме сканирования матрицы датчиков схема анализа состояния ОЗУ датчиков следит только за числом символов в нем, которое не должно превышать семи.

Схема управления вводом/выводом вырабатывает сигналы, которые управляют обменом информацией с МП, а также внутренними пересылками данных и команд в различные регистры и буферы микросхемы Буфер канала данных предназначен для обмена информацией между микросхемой КР580ВВ79 и МП КР580ВМ80А. Направление обмена информацией определяется сигналами WR, RD и CS. При поступлении на вход CS сигнала высокого уровня буфер канала данных устанавливается в состояние «Выключено».

Схема управления и синхроннзации состоит из регистра хранения команд, куда записываются команды, управляющие клавиатурной и дисплейной частями микросхемы, и счетчика синхронизации, с помощью которого обеспечивается согласование длительности цикла МП с внутренней синхронизацией микросхемы Схема управления и синхронизации формирует сигнал BD «Гашение», который исполь-

Таблица 3.14

Номер вывода	Обозна чени е	На значение
38, 39, 1, 2, 5—8 3 4 9 10 11 20 21 22 23 24—27 28—31	D0—D7 RET0—RET7 CLK INT CLR RD WR GND NS/D CS BD DSPA3—DSPA0 DSPB3—DSPB0	Шина данных Входы клавнатуры Тактовый сигнал Прерывание Очистка Чтение Запись Общий Команда/данные Выбор микросхемы Гашение Канал 1 ОЗУ отображения Канал 2 ОЗУ отображения
32—35 36, 37 40	S0S3 SH, V/STB Ucc	Сигналы сканирования Управление сканирование нием клавнатуры +5 В

зуется для гашения отображения на дисплее во время смены цифр и букв или при поступлении на входы D0—D7 команды «Гашение отображения». Счетчик сканирования вырабатывает сигналы S0—S3, которые производят сканирование клавиатуры, матрицы датчиков и дисплея. Установка счетчика сканирования в исходное состоя-

ние осуществляется аппаратным и программным способами.

Программирование режимов работы, запись информации в ОЗУ отображения, чтение ииформации из ОЗУ датчиков и ОЗУ отображения, а также чтение внутрепнего состояния микросхемы осуществляются аппаратным и программным способами. Программирование режимов работы, запись информации в ОЗУ отображения, чтение информации из ОЗУ датчиков и ОЗУ отображения, а также чтение внутреннего состояния микросхемы осуществляются через 8-разрядную двунаправленную шину данных D0—D7 при подаче соответствующих сигналов. Назначение выводов КР580ВВ79 приведено в табл. 3.14.

3.3. Микропроцессорный комплект серии КР588

Микропроцессорный комплект серии КР588 выполнен на основе низкопороговой КМОП-технологии и является комплектом среднего быстродействия и минимальной потребляемой мощности. На его основе целесообразна разработка вычислительных и управляющих систем, имеющих автономное питание. Оп предназначен для обработки 16-разрядных данных и имеет фиксированную систему команд, совместимую с системой команд микро \mathfrak{I} ВМ «Электроника- \mathfrak{I} 60". Все микросхемы, входящие в МПК КР588, предназначены для работы в диапазоне температур — $10...+70\,^{\circ}$ С и имеют напряжение питания $5\,^{\circ}$ В $\pm\,^{\circ}$ 0.

Ниже приведены функциональный состав МПК КР588 и основные

параметры микросхем, входящих в комплект.

Микропроцессорная секция параллельной обработки информации KP588BC2

Разрядность обрабатываемых данных
Управляющая память КР588ВУ2
Разрядность команды 16 Разрядность шины состояний 4 Разрядность микрокоманды 13 Число логических произведений 150 Время выборки микрокоманды, мкс <0,65
Системный контроллер КР588ВГ1
Разрядность микрокоманды 5 Число выполняемых микрокоманд 26 Число запросов прерываний 4 Разрядность кода прерываний 4 Время цикла, нс ≤200 Потребляемая мощность, мВт ≤4,0

Многорежимный буферный регистр КР588ИР1 <150 Время записи информации, нс < 120Время считывания информации, нс ≤ 0.5 Потребляемая мощность, мВт . . . Магистральный приемопередатчик КР588ВА1 Число приемопередатчиков ≤100 Потребляемая мощность, мВт ≤ 0.5 Контроллер ЗУ КР588ВГ2 Число управляемых модулей ЗУ ≪300 Потребляемая мощность, мВт $80.0 \ge$

Микросхемы серии КР588 выполнены в прямоугольных пластмассовых корпусах типа 2204 42-2 — КР588ВС2, КР588ВУ2, КР588ВГ1; 2121.28-4 — КР588НР1, КР588ВА1; 2107.18-1 — КР588ВГ2.

3.3.1. Микросхема КР588ВС2

Микросхема КР588ВС2 представляет собой 16-разрядное асинхронное микропрограммно-управляемое устройство, предназначенное для обработы цифровой информации, представленной в двоичном коде. При совместном использовании с микросхемой КР588ВУ2 (кодировки 0001-0005) реализуется система команд микроЭВМ «Электроника-60». Структурная схема КР588ВС2 представлена на рис. 3.13 Р іссмотрим назначение основных узлов и принцип их взаимодействия. Арифметическо-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций над 16-разря, сиыми операндами. Для временного хранения операндов и результат і используются аккумулятор (А) и регистры общего назначения (РОН) — шестнадцать 16-разрядных регистров, составляющих блок РОН. При выполнении определенных микрокоманд АЛУ формируст ряд признаков, знак S, равенство нулю Z, переполнение OV, расширение С, которые записываются и хранятся в старшем полубайте регистра состояний (РС) и выдаются на выходную шину состояния \$10—\$T3. В отдельных микрокомандах регистр состояний используется как регистр общего назначения.

Входная микрокоманда поступает на шину MNSO—MNS11 и за поминается в 12-разрядном регистре микрокоманд (РМК). Блок управления осуществляет дешифрацию микрокоманды и производыт запись дешифрированного кода в регистр управляющего слов (РУС), который выдает на все узлы микросхемы управляющие сиг-

наты в соогветствии с кодом выполняемой микрокоманды Полный цикл работы микросхемы состоит из четырех фаз: приема, чтения, записи и выдачи, последовательность выполнения которых задается блоком синхронизации. По завершении цикла предыдущей микрокоманды микросхема переходит к фазе приема в РМК от средной микрокоманды при условии поступления отрицательного




Рис 3 13 Структурная схема КР588ВС2

фронта сигнала CS «Выбор микросхемы». Микросхема реализует конвейерный принцип выполнения микрокоманд, при котором операции приема и дешифрации следующей микрокоманды совмещаются с операциями исполнения и выдачи результата предыдущей микрокоманды.

В фазе приема производится прием очередной команды в РМК, что фиксируется выдачей отрицательного фронта на выводе F1 «Синхронизация», дешифрация микрокоманды и запись управляющего кода в РУС при условии окончания фазы записи для предыдущей микрокоманды. После записи дешифрированного управляющего кода в РУС состояние низкого уровня на выводе F1 изменяется на высокое. На этом фаза приема заканчивается, если в дешифрированной микрокоманде отсутствует прием информации с шины D0—D15. В противном случае схема обмена анализирует состояние вывода ОРА «Сопровождение информации» и при наличии на нем напряжения низкого уровня производит прием данных с шины D. По окончании приема операнда схема обмена выдает сигнал IPA «Окончание приема» низкого уровня и фаза приема завершается.

Во время выполнения фазы чтения выбирается источник информации (операнды или один из операндов) и производится асинхронная обработка информации в АЛУ. В зависимости от выполняемой микрокоманды в качестве источника информации могут служить ак-

кумулятор, регистр состояний, РОН, шина D.

Во время выполнения фазы записи заканчивается обработка информации в АЛУ и производится запись результата в соответствующий приемник: А, РОН, РС, D. Если приемником информации является шина D, то микросхема устанавливает информацию на выводах D0—D15, сопровождая ее выдачей снгнала ОРА низкого уровня.

Номер вывода	Обозначение	Назначение
5-20 24-40, 1-4, 41 22-25 21 30 31 32 33 42	D0—D15 MNS0—MNS11 ST0—ST3 GND CS F1 OPA IPA Ucc	Шина дапных Микрокоманда Состояние Общий Выбор микросхемы Синхронизация Сопровождение информации по шине D Окончанне приема +5 В

В фазе выдачи микросхема является источником информации, а остальные блоки процессора — приемником. Процесс обмена осуществляется асинхронно. При выдаче информации источник устанавливает одновременно с данными сигнал ОРА низкого уровня. По завершении приема информации приемник устанавлявает сигнал ІРА низкого уровня. Обмен заканчивается, когда источник устанавливыет сигнал ОРА высокого уровня, а приемник отвечает сигналом ІРА высокого уровня. В процессе выполнения фазы выдачи предыдущей микрокоманды могут выполняться фазы приема и чтения текущен микрокоманды и фаза приема последующей микрокомаиды. Назначение выводов КР588ВС2 приведено в табл. 3.15.

3.3.2. Микросхема КР588ВУ2

Микросхема КР588ВУ2 представляет собой управляющую память (УП) микропрограмм и предназначена для формирования последовательности микрокоманд по заданной команде. Микросхемы КР588ВУ2 выполняются в виде стандартных кодировок, содержимое которых определено на этапе изготовления микросхем. Кодировки 0001—0005 позволяют реализовать систему команд микроЭВМ «Электроника-60». Структурная схема КР588ВУ2 представлена на рис. 3,14. Рассмотрим назначение основных блоков и принцип их вза-имодействия.

Блок синхронизации при поступлении входных управляющих сигналов производит установку всех регистров УП в исходное состояние, осуществляет синхронизацию приема команды и выдачи микрокомайды. Входная команда поступает в УП по 16-разрядной шине NS и хранится в регистре команд (РК). Одновременно в 4-разрядный регистр состояния (РС) записывается информация с шины состояний ST. На шину состояний УП поступает содержимое РС микросхемы КР588ВС2 или код прерывания из системного контроллера




Рис. 3.14. Структурная схема КР588ВУ2

КР588ВГ1, что определяет ход выполнения или направление ветвления команды

Прием новой команды в РК и РС производится при подаче на вход ОРА «Сопровождение информации по шине NS» сигнала низкого уровня. Управляющая память информирует о приеме команды установкой на выводах IPA «Окончание приема» и END «Конец команды» сигналов низкого уровия. Внешнее устройство снимает сигнал ОРА, на что УП отвечает установкой на выводе IPA сигнала высокого уровия. Прием новой команды произошел, и УП переходит к формированию последовательности микрокоманд.

Программируемая логическая матрица (ПЛМ) в соответствии с кодом поступившей команды формирует код очередной микрокоманды, адрес следующей микрокоманды и управляющие поды, которые поступают соответственно на регистр микрокоманд, регистр

следующего адреса и регистр управления.

Регистр микрокоманд хранит микрокоманду и выдает се на шины MNSO — MNS12 «Микрокоманда». Одновременно по коду, хранящемуся в регистре следующего адреса, происходит формирование следующей микрокомады. По отрицательному фронту сигнала на входе F1 «Синхронизация» выдача текущей микрокоманды прекращается, и если к этому моменту сформирована следующая микрокоманда, то происходит ее запись в РМК с последующей выдачей. В регистр управления поступают признаки, определяющие режим работы УП. При поступлении признака конца команды блок синхронизации на выводс END устанавливает сигнал высокого уровия, указывающий о необходимости подачи новой команды. Назначение выволов КР588ВУ2 приведено в табл. 3.16.

Номер вывода	Обозначенче	Назначение
1—4 5—20 22—34 21 36 37, 39 38 40 41	ST0-ST4 NS0-NS15 MNS0-MNS12 GND F1 RESET1, RESET0 END IPA OPA Ucc	Состояние Команда Микрокоманда Общий Синхропизация Установка Конец команды Окончание приема Сопровождение информации по шине NS +5 B

3.3.3. Микросхема КР588ВГ1

Микросхема КР588ВГ1 представляет собой системный контроллер (СК) и предназначена для организации на базе МПК серии КР588 16-разрядного процессора с системой команд и интерфейсом микроЭВМ «Электроника-60».

Системный контроллер при работе в составе процессора обеспечивает: ввод/вывод 16-разрядных слов и байтов, обработку прерываний, прямой доступ к памяти, управление магистральными приемопередатчиками. Структурная схема системного контроллера представ

лена на рис. 3.15.

Работа СК, как и процессора в целом, начинается с подачи на вывод RESET «Начальная установка» напряжения низкого уровня, По сигналу RESET СК на выводах ICO-IC3 «Код прерывания» формирует команду «Режим начального пуска», по которой процессор выдает адрес начального пуска, определяемый уровнем напряжения, предварительно установленного на входе РИМ. Как прави ю первой микрокомандой, подаваемой на входы MNSO-MNS4 CK. является микрокоманда RES «Начальная установка», которая подготавливает блок управления контроллера к приему следующей микрокоманды. Для установки всей системы, построенной на базе МПК серии KP588, в исходное состояние используется микрокоманда INIT «Инициализация», по которой СК на выводе INIT формирует гопульс начальной установки внешних устройств длительностью ~10 мкс. Входная микрокоманда записывается в 5-разрядный регистр микрокоманд СК по сигналу СS «Выбор микросхемы». После дешифрации поступившей микрокоманды блок управления выдает сигнал F1, свидетельствующий о возможности снятия микрокоманды. Сформировав все необходимые сигналы, СК снимает сигиал F1, разрешая подачу новой микрокоманды. Число выполняемых микрококоманд равно 26.

Для организации передачи адресов, данных, команд и векторов прерываний по системной шине процессора блок управления обменом вырабатывает управляющие сигналы SYNC, DIN, DOUT, WTBT в со-




Рис 3 15. Структурная схема КР588ВГ1

ответствии с ГОСТ 26765.51—86 и группу сигналов квитирования для организации асинхрониого обмена между отдельными блоками процессора. Двунаправленный вывод ОРА1 служит для синхронизации работы микросхемы КР588ВС2 с СК при обмене данными по информационной шине процессора. Вывод ОРА2 предназначен для синхронизации приема данных с шины процессора на группу микросхем КР588ВУ2 с кодировками 0001, 0002, 0003, которые вырабатывают микропрограммы в зависимости от результата выполнения операции в АЛУ. Вывод ОРА3 синхронизирует прием данных с пины процессора на группу микросхем КР588ВУ2 с кодировками 0004, 0005, которые вырабатывают микропрограммы в зависимости от кода прерываний, формируемого СК и выдаваемого на выводы ICO—IC3.

Блок обработки прерываний СК производит обработку как внешних, так и впутренних запросов прерывания. К внутренним прерываниям относятся: ошибка обращения к капалу, прерывание по Т- и Р-биту слова состояния пропессора. Установка Т- и Р-битоз СК осуществляется специальной микрокомандой, и в дальнейшем Т- и Р-биты могут быть использованы для маскирования внешних прерываний EVNT «Прерывание по таймеру» и IRQ «Прерывание с вводимым

адресом-вектором».

Поступившие на схему СК запросы прерываний анализируются, и код прерывания, соответствующий запросу с наивысшим приоритетом, выдается на выводы ICO—IC3. Затем он поступает в управляющую память процессора (КР588ВУ2 с кодировкой 0005), которая в соответствии с поступившим кодом прерывания переходит к определенной программе обслуживания.

Блок управления приемопередатчиками после начальной установки СК переводит магистральный приемопередатчик (МПП) в режим вывода информации: на выходе С1 устанавливается низкий уровець напряжения, на выходе С2— высокий. При выполнении микрокоманд, связанных с процессом ввода информации, блок управления при-

емопередатчиками изменяет состояния управляющих выводов С1 и С2 на противоположные. При переходе процессора в режим прямого доступа к памяти СК переводит выводы С1 и С2 в состояние, за-

прещающее передачу информации.

Блок управления ПДП предоставляет канал процессора внешиему устройству, запросившему ПДП подачей сигнала DMR «Требование ПДП», только после выполнения цикла обмена самим процессором. При этом СК сигналами С1 и С2 отключает процессор от канала и вырабатывает сигнал DMG «Предоставление ПДП», по которому внешнее устройство симмает сигнал DMR и устанавливает сигнал SACK «Подтверждение запроса». Внешнее устройство выполия

Таблица 317

Номер выво- да	Обозначение	Назначение
1, 2	T, P	Биты слова состояния
	RC	Задержка сигнала RPLY
4—7	IC0—IC3	Код прерывания
8	RESET	Установка
9	OPA1	Сопровождение информации
	0010	для АЛУ
10	OPA2	Сопровождение информации
11	ODAO	для УП (0001—0005)
11	OPA3	Сопровождение информации
12	IPA	для УП (0004—0005)
13-17	MNS4MNS0	Окончание приема Микрокоманда
18	CS MINSU	Выбор микросхемы
19	FI	Синхронизация
20	PUM	Выбор начального адреса
$\overline{21}$	GND	Общий
22	INIT	Инициализация
23	WTBT	Запись/байт
24	SYNC	Обмен
25	DIN	Ввод данных
26	DOUT	Вывод данных
27	RPLY	Ответ
28	IRQ	Прерывание с вводимым адре-
00	* 4 * 7 * 0	сом-вектором
29 30	IAKO	Предоставление прерывания
31, 34, 33, 32	DCLO	Авария источника питания
35		Запросы прерывания
36	EVNT HALT	Прерывание по таймеру Останов
37	DMG	Предоставление ПДП
38	SACK	Подтверждение запроса
39	DMR	Требование ПДП
40, 41	C1, C2	Управление приемопередатчи-
,	,	ками
42	Ucc	+5 B
		\ '
	<u> </u>	[

ет циклы обмена с ЗУ и по завершении их освобождает канал и снимает сигнал SACK. Назначение выводов КР588ВГ1 приведено в табл. 3 17.

3.3.4. Микросхема КР588ИР1

Микросхема КР588ИР1 представляет собой 8-разрядный многофункциональный буферный регистр (МБР) и предиазначена для приема, хранения и выдачи информации в различных микропроцессолных системах, схемах ЗУ, контроллерах виешних устройств. Она обеспечивает контроль четности принимаемой информации или формирует бит четности выдаваемой информации. Структурная схема МБР представлена на рис. 3.16.

Ввод информации осуществляется с 8-разрядной шины DI (DI0—DI7), вывод — на шину DO (DO0—DO7). Различные режимы работы МБР (запись, считывание, хранение, установка в исходное состояние) осуществляются при установке на входе CS «Выбор мик-

росхемы» сигнала низкого уровня.

Установка МБР в исходное состояние осуществляется при подаче на вход RESET «Установка» сигнала инзкого уровия. Запись входной информации с шины DI в регистр осуществляется по отрицательному фронту сигнала, подаваемого на вход WR «Запись». При этом появление напряжения низкого уровия на выводе ENDWR свидетельствует о том, что информация записана в регистр. Считывание информации из регистра на шину DO производится при подаче на вход RD «Считывание» напряжения низкого уровня. При этом появление




Рис 3.16 Структурная схема КР588ИР1

напряжения низкого уровня на выводе ENDRD свидетельствует о том, что считанная информация находится на выходной пине DO. При налични на входе RD напряжения высокого уровня выходы DO уста-

навливаются в состояние «Выключено».

Считывание информации из регистра на шину DO может осуществляться с инверсией, когда на входе IN «Инверсия» установлен низкий уровень: папряжения, и без инверсии, когда на входе IN — высокий уровень напряжения. Вход/выход Р «Бит четпости» в зав: симости от уровня сигнала на входе EP «Формирование/контроль» лнбо принимает, либо выдает бит четпости. При подаче на вход EP низкого уровня напряжения МБР производит контроль четности информации, принимаемой по шине DI и входу Р; при подаче на вход EP высокого уровня напряжения МБР формирует бит четности для информации, выдаваемой по шине DO, и выдает его на вывод Р. При несоблюдении условия четности информации, принимаемой по шине DI и входу Р, на выходе ERR «Ошибка четности» устанавливается пизкий уровень напряжения. При этом запнеь информации с шины DI в регистр не производится, и сигнал ENDWR не вырабатывается. Назначение выводов КР588ИР1 приведено в табл. 3.18.

Таблица 3.18

Номер вывода	Обозна зение	Назначение
6—13 16 23 1 2 3 4 5 14 15 24 25 26 27 28	DI7—DI0 DO0—DO7 EP CS WR RD RESET GND IN P ENDRD ENDRD ENDWR ERR Ucc	Входы регистра Выходы регистра Формирование/контроль Выбор микросхемы Запись Чтение Установка Общий Инверсня Бит четности Чтение выполнено Запись выполиена Ошибка четности +5 В

3.3.5. Микросхема КР588ВА1

Микросхема КР588ВА1 представляет собой магистральный приемопередатчик (МПП) и обеспечивает двунаправленную передачу информации по 8-разрядной шине с инверсией или без инверсии.

Микросхема может осуществлять контроль на четность принимаемой информации или формировать бит четности для выдаваемой информации. Структурная схема МПП представлена на рис. 3.17. Шины A0—A7 и B0—B7—8-разрядные двупаправленные, имеющые на выходе состояние «Выключено». Для работы микросхемы необходимо на вход CS «Выбор микросхемы» подать напряжение низкого уровня. Направление передачи информации определяется сигналами на входах С1 и С2 в соответствии с табл. 3.19. Вид передачи (прямая или инверсная) задается сигналом на входе IN «Инверсня». При подаче на вход IN высокого уровня напряжения передача информации осуществляется без инверсие, низкого—с инверсией.

выходе Появление на DONE «Выполнено» напряжения низкого уровня означает, что на выходе приемопередатчика появилась информация. Выводы PA II PB — двунаправленные служат для приема или вылачи бита четности. Функпия выводов РА и РВ задается управляющими сигналами ЕРА и ЕРВ в соответствии с табл. 3.20.




Рис. 3 17. Структурная схема КР588ВА1

Появление в режиме контроля четности иа выходе ERR «Ошибка четности» напряжения низкого уровня свидетельствует о том, что условие четности лля принятой информации и бита четности не выполнено Назначение выводов КР588ВА1 приведено в табл. 3.21.

Таблица 3 19

C1	C2	Вид передачи	C1	C2	Вид передачи
1] 1	Нет передачи А-В	1 0	0	В – А Режим запрещен

3.3.6. Микросхема КР588ВГ2

Микросхема КР588ВГ2 представляет собой контроллер запоминающего устройства (КЗУ) и предназначена для управления модулями оперативных запоминающих устройств. (ОЗУ) и организации обмена информацией между ОЗУ и внешними устройствами в соответствии с ГОСТ 26.765 51—86. Структурная схема контроллера ЗУ представлена на рис. 3.18

При использовании КЗУ в составе конкретного модуля ОЗУ его адрес задается предварительно подключением выводов A13-A15 к шинам U_{cc} и GND. Контроллер ЗУ разрешает выполнение операций в даином модуле ОЗУ только при условии совпадения кода старших разрядов на входах AD13-AD15 «Шина адрес/данные» с ко-

дом, заданным на выводах A13—A15 KЗУ. Сравнение кодов производится блоком выбора модуля при поступлении на него сигнала SYNC «Обмен». Блок выбора модуля выдает разрешение на блоки обмена

Таблица 3.20

Вх	LO.	Контроль на четчость инфо мации, прини масчой по вход		ийе	-рова- бита ости	Выполияемье функцин
EPA	EPB	A)—A7. PA	B)B7, PB	PA	РВ	
0	0	+	+			МПП контролирует на чет- ность информацию, прини- маемую по шине A или B
0	1	+			+	МПП контролирует на четность информацию, принимаемую по шине А и входу РА, и выдает бит четности на вывод РВ при выдаче информации иа шину В
1	0	_	+	+		МПП контролирует на чет- пость информацию, прини- маемую по шине В и входу РВ, и выдает бит четности на вывод РА при выдаче информации на шину А
1	1	_		+	+	Формирование бита четности для информации, поступающей по шине А или В

Таблица 3.21

Номер вывода	Обозна чение	Назначение
06—13 16—23 1 2, 3 4 5, 24 14 15 25 26, 27 28	B7—B0 A0—A7 CS EPA, EPB ERR PB, PA GND IN DONE C2, C1 Ucc	Пина В (вход/выход) Шнна А (вход/выход) Выбор микросхемы Формирование/контроль Ошибка четности Бит четности шин В и А (вход выход) Общий Инверсия Выполнено Направление передачи +5 В




Рис. 3.18. Структурная схема КР588ВГ2

и управления считыванием/записью, причем последний формирует сигналы CSO и CS1, осуществляющие выбор в модуле O3У соответственно младшего и старшего байтов 16-разрядного слова. Формирование сигналов CSO и CS1 в зависимости от состояния входных сигналов WTBT «Запись/байт» и ADO «Младший разряд адреса» осуществляется в соответствии с таби. 3.22. Для задержки выдачи сиг-

Таблица 3.22

SYNC	WTBT	AD)	C \$0	CS1	Выполияемая операция
0	1	X	0	0	Запись/считывание слова DA0—
0	0	0	0	1	DA15 Запись младшего байта DA0— DA7
0	0	1	1	0	Запись старшего байта DA8— DA15
1	X	X	1	1	Нет выборки ОЗУ

Примечание. 1— сигнал высокого уровня; 0— сигнал низкого уровня; X— состояние безразлично.

нала RPLY «Ответ» относительно сигналов CS0 и CS1 к выводам RCR и RCW подключаются RC-цепи. Резистор R подключается к выводу Ucc, C—к выводу GND. Параметры этих RC-цепей должиы подбираться в зависимости от быстродействия используемых в модуле микросхем ОЗУ таким образом, чтобы при поступлении сигнала DIN «Ввод данных» сигнал RPLY не опережал считывание информации из модуля ОЗУ на шину данных, а при поступлении сигнала DOUT «Вывод данных» гарантировалась запись информации в модуль ОЗУ.

Считывание данных из модуля ОЗУ в режиме ввода данных осуществляется следующим образом. По сигналу SYNC «Обмен» блок

выбора модуля КЗУ производит сравнение кодов на входах AD13 — AD15 с предварьтельно установленным адресом КЗУ и при их совпадении выдает разрешение на блоки обмена и управления считывачи-

ем/записью.

При поступлении сигнала D1N в соответствии с табл. 3.22 формируются сигналы CS0 и CS1, а на выводе RCR устанавливается низкий уровень напряжения (разряжается емкость RC-цепи). Напряжение на выводе RCR начинает расти с постоянной времени, определяемой подключенной к нему RC-цепию, и при достижении определенного уровня K3V вырабатывает сигнал RPLY. На основании этого сигнала внешнее устройство снимает сигнал D1N, что вызывает прекращение выработки сигналов CS0 и CS1 и снятие сигнала RPLY. Считывание данных из модуля ОЗУ завершено.

Аналогично при поступлении сигнала DOUT происходит процесс формирования сигналов CSO, CS1, RPLY в режиме записи данных в модуль ОЗУ, при этом длительность задержки сигнала RPLY будет определяться параметрами RC-цепи, подключенной к выводу

RCW. Назначение выводов КР588ВГ2 приведено в табл. 3.23.

Таблица 3.23

Номер выводя	Обозначение	Назначение
1 2 3 4—7 8 9 10 11 12—14 15, 16 17	RPLY RCR SYNC AD15—AD13, AD0 DOUT GND DIN WTBT A13—A15 CS0, CS1 RCW Ucc	Ответ Задержка при вводе Обмен Шина адрес/данные Вывод данных Общий Ввод данных Запись/байт Шина адреса модуля ОЗУ Выбор микросхемы Задержка при выводе

3.4. Микропроцессорный комплект серии К1800

Микропроцессорный комплект K1800 предназначен для построения быстродействующих ЭВМ, контроллеров различного назначения, быстродействующих систем обработки данных. Секционная структура с возможностью наращивания, микропрограммное управление, достаточно полный функциональный состав и совместимость с ЭСЛ-схемами средней степени интеграции и ЗУ позволяют широко использовать МПК K1800 при построении быстродействующих систем для обработки информации в реальном масштабе времени.

Схечы комплекта выполнены на основе ЭСЛ-логики; исключение составляет микросхема К1800ВА4, которая выполнена на основе

ТТЛ- и ЭСЛ-логики.

Рабочий днапазон температур —10...+75°С. При применении данного комплекта необходимо принимать меры для снижения температуры корпуса, для чего использовать обдув и теплоотводы. Ни-

же приведены функциональный состав МПК серии К1800 и основные параметры микросхем, входящих в помплект.

Микропроцессорная секция параллельной обработки информации K1800BC1

информаци и К 1800BC1
Число каналов ввода информации
Устройство синхронизации К1800ВБ2
Число фаз выходных синхросигналов . , 1—4 Число управляющих сигналов 8 Потребляемая мощность, мВт
Схема управления памятью К1800ВТЗ
Число каналов ввода информации
Многоразрядный сдвигатель К1800ВР8
Число разрядов каналов входной и выходной информации
THOUADITC

Двухадресный блок регистров К1800РП6

32 слова × 9	разрядов
5	• •
9	
≪1800	
≪ 18	
	32 слова × 9 5 9 ≪1800 ≪18

Двунаправленны й транслят ор уровней К1800ВА4
Число разрядов
Двунаправленный магистральный транслятор К1800ВА7
Число разрядов
в канал В, нс
Число каналов ввода информации 1 Число каналов вывода информации 2 Число каналов ввода/вывода информации 2
Число разрядов каналов ввода, вывода и ввода/вывода информации
Число разрядов микрокоманды

n — число используемых микросуем,

Микросхечы серии K1800 выыполнены в прямоугольных металлокерамических корпусах типа: 2207.48-1 — K1800BC1, K1800BT3, K1800BY1, K1800BP8, K1800PП6; 2120.24-1 — K1800BБ2; 2103.16-3— K1800BA4 K1800BA7.

Для работы микросхем K1800BC1, K1800BT3, K1800BУ1 требуются два источника напряжения питания: —5,2 $B\pm5\%$; —2,0 $B\pm5\%$; для микросхемы K1800BA4: —5,2 $B\pm5\%$; +5 $B\pm5\%$; для микросхем K1800BD2, K1800BP8, K1800PП6, K1800BA7 — один источник —5,2 $B\pm5\%$. Для питания выходных каскадов всех микросхем серии K1800 используется источник опорного напряжения — 2,0 $B\pm1\%$.

3.4.1. Микросхема К1800ВС1

Микросхема K1800BC1 представляет собой 4-разрядную микропроцессорную секцию параллельной обработки информации с возможностью нарацивания. Микросхема ориентирована на выполнение арифметических логических и операций сдвига. Арифметические операции могут выполняться над данными, представленными в двоичном или двоично-десятичьом коде. Структурная схема K1800BC1 представлена на рис. 3.19 Микросхема работает с тремя шинами. А, IB ФВ. Шины IB и ФВ являются двунаправленными, шина А — однонаправленная входная.

Арифметическо-логическое устройство выполняет различные операцин над операндами, поступающими по шинам А, ФВ и из аккуну эктора. Формирователь кодов в зависимости от выполняемой опе-




Рис. 3.19. Структурная схема К1800ВС1

рации (сложение, вычитание, двоично-десятичная арифметика) осуществляет передачу информации на вход АЛУ в прямом, обратном или дополнительном коде. Управление осуществляется сигналами МS10 и МS11. При выполнении арифметических операций АЛУ вырабатывает ряд признаков: СО — выход переноса, СС и СР — генерация и распространение переноса, РС — четность переноса и ОV — переполнение, которые выдаются на соответствующие внешние выводы. Сигналы переноса используются для организации последовательного и ускоренного переноса при создании многоразрядных устройств обработки данных на основе пескольких микросхем К1800ВС1.

Информация с шины ФВ может направляться на один из входов АЛУ с фиксацией и без фиксации в регистре ФВ. Управление осу-

ществляется сигналом MS16. При необходимости, используя управляющие сигналы MS2 и MS3, можно производить маскирование различных разрядов информации, поступающей по шине ФВ, данныма, поступающими по шине А. Сдвигатель позволяет выполнять сквозную передачу данных и различные операции сдвига (арифмегический, логический, вправо, влево) информации, поступающей из АЛУ или из аккумулятора. Управляющий сигнал MS7 определяет источник информации для сдвигателя, а сигналы MS13 и MS14 — тип сдвига. Сдвигатель формирует признак нуля Z при наличии нулей на всех выходах сдвигателя и признак истинности результата PR. Оба сигнала выводятся на соответствующие внешние выводи.

Схема управления пиной IB представляет собой мультиплексор, который в зависимости от сочетания управляющих сигналов MS8, MS9, MS15 выдает на шину IB информацию из сдвигателя или из аккумулятора. Схема управления шиной ФВ представляет собой мультиплексор, осуществляющий передачу информации из аккумулятора на шину ФВ или на мультиплексор А. Назначение выволов К1800ВС1

приведено в табл. 3.24.

Таблица 3 24

Номер высода	Обозначение	Нагизчение
13—16 23—20 29, 32, 34, 30 1 2 3 4 5 6 7, 17 8 9 10 11 12 24 25, 48 27 36 44 37, 38, 40, 35, 39, 33, 31, 45, 28, 19, 41—43, 47, 46, 18, 26	IB0—IB3 DB0—PB3 A0—A3 Uccl PC CO CG CP OV GNDI R1 R4 PR Z GND Uccl Uccl Uccl CLK GND CI MS0—MS16	Шина IB Шина ФВ Шина адреса —5,2 В Четность переноса Выход переноса Распространение персноса Переполнение Общий (выходных выводов) Выход/вход младшего разря- да сдвигателя Выход/вход старшего разряда сдвигателя Четность результата Признак нуля Общий (схемы) —5,2 В —2,0 В Тактовый сигнал Общий (схемы) Вход переноса Управляющие сигналы

3.4.2. Микросхема К1800ВБ2

Микросхема К1800ВБ2 представляет собой синхронизатор, предназначенный для построения многофазных синхронизирующих устройств и распределителей импульсов в системах цифровой обработки информации. Структурная схема синхронизатора представлена на рис. 3.20. Синхронизатор может вырабатывать от одного до четырех синхронимпульсов (фаз), выдаваемых на выводы Ф1—Ф4. Число фаз может программироваться с помощью управляющих синалов МS4, MS5. При необходимости число фаз можно увеличивать последовательным включением нескольких микросхем. С помощью управляющих сигналов МS0—МS3, поступающих на блок управления длительностью фаз, осуществляется программная установка длительность каждой фазы, которая может быть задапа равной одному или двум периодам тактового сигнала СLК.

С помощью сигнала R/M, поступающего на блок управления режимом работы микросхема может быть установлена в одно из двух состояний: работа или профилактика. Для каждого состояния с помощью сигналоз G/H и SC/SP может быть задан один из четырех режимов работы: единичная фаза, единичный цикл, останов на фазе, останов в конце цикла. Единичная фаза—диагностический режим, при котором при подаче сигнала START «Пуск» вырабатывается один синхроимпульса из числа запрограммированных. Для выдачи следующего синхроимпульса необходимо вновь подать сигнал START Единичный цикл—режим, при котором при подаче сигнала START вырабатывается олин полный цикл синхроимпульсов в соответствии с запрограммированным числом фаз. Останов на фазе—режим, при




Рис. 3.20, Структурная схема К1800ВБ2

котором по сигналу START начинают вырабатываться синхросигналы и выдаются на выводы $\Phi1$ — $\Phi4$ в зависимости от запрограммированного режима до поступления сигнала G/H «Пуск/останов». Выработка сихросигналов при поступлении сигнала «Останов» прекращается. Для дальнейшего продолжения работы необходимо сиять сигнал «Останов» и подать очередной сигнал START, при этом работа синхронизатора возобновится от точки останова. Останов в конце цикла повторяет режим «Останов на фазе» с той разницей, что по сигналу «Останов» прекращается выработка синхросигналов пос це формирования последней из запрограммированиях фаз.

Работа синхронизатора начинается при поступлении асиихронного сигнала START произвольной длительности, который с помощью синхронизатора пуска преобразуется во внутренний сигнал, длительность которого равна перноду задающего тактового сигнала СLК. Причем для правильной работы синхронизатора необходима предварительная установка различных блоков в начальное состояние, кото-

рая осуществляется сигналом RESET «Установка».

Блок контроля последней фазы вырабатывает контрольный сигнал, выдаваемый на вывод LP. Этот сигнал формируется одновременно с синхросигналом последней фазы каждого цикла и служит при знаком наличия последней фазы. Управляющим сигналом МS7, поступающим на блок управления длительностью последней фазы, задается длительность последнего выходного синхросигнала в режимах работы «Единичная фаза» и «Останов на фазе». Блок контроля полного цикла вырабатывает сигнал СС «Контроль полного цикла», по которому можно определить рабочее состояние микросхемы. Появление сигнала СС совпадает с пачалом цикла, т. с. с появлением синхросигнала первой фазы. Окончание сигнала зависит от режима ра-

Таблица 3 25

Номпр выво- да	Обозчачение	Наз тамонче
2, 21—23 3 4 5 6 7 8—11 12 13 14 15 16 17 18 19, 20 24	GND Ф1—Ф4 LP CC CRI CLK START MS0—MS3 Ucc G/H R/M SC/SP MS7 RESET MS6 VIS5, MS4 GND	Общий Выходы фаз Контроль последней фазы Контроль последней фазы Контроль полного цикла Разрешение выработки синхросигнатов Тактовый сигнал Пуск Управление длительностью фаз —5,2 В Пуск/останов Работа/профилактика Тактовый/импульсный режим Управление длительностью последней фазы Установка Управление наращиванием Выбор числа фаз Общий

боты синхронизатора. Выходиме буферы служат для усиления мощности синхросигналов и согласования с нагрузкой $R_L = 50$ Ом. Назначение выводов $K1800B\bar{B}2$ приведено в табл. 3.25.

3.4.3. Микросхема К1800ВТЗ

Микросхема K1800BT3 представляет собой 4-разрядное устройство обработки информации, которое может быть использовано для формирования и хранения адреса ЗУ и выдачи адреса при операциях обращения к памяти. Имеется возможность наращивания разрядности.

Структурная схема K1800BT3 представлена на рис. 3.21. Микросхема имеет пять независимых 4-разрядных шин, три из которых (IB, ФВ, DВ) двунаправленные и две однонаправленные (шина A—выходная и шина P—входная), что обеспечивает максимальную гиб-

кость при выполнении различных команд передачи данных.

Арифметическо-логическое устройство выполняет 13 операций (арифметические, логические, сдвиговые) над семью возможными операндами, поступающими на входы АЛУ через мультиплексоры А и В, Операнды могут поступать с различных входных шиш в зависимости от значения управляющих сигналов MSO—MS14. Входы Р дают возможность модифицировать адрес или использовать константы для адресации памяти. При выполнении различных операций формируется ряд призиаков, которые выводятся на внешние выводы микросхемы: CG/OV «Генерация персноса/переполнение»; СР/Z «Распростране-

Таблица 3.26

Нэчер выводу	Обозначение	Незпачение
14, 13, 15, 16 18, 20, 21, 19 6-3 8-11 38, 37, 33, 34 23	А0—А3 ФВ0—ФВ3 IB0—IB3	Шина данных Шина адреса Шина ФВ Шина ІВ Шина Р Распространение переноса/
2	cg ov	признак нуля Генерация переноса/перепол-
35	CI/RI	нение Вход переноса/выход при сдви-
22	CO/R4	ге Выход переноса/вход при
43 39—42, 26, 29—32, 30, 47,	CLK MS0-MS14	сдвиге Тактовый сигнат Управляющие сигналы
46, 44, 45 1, 24 25, 48 12, 36 7, 17	Ucc1 Ucc2 GND GND	—52 В —2,0 В Общий (схемы) Обший (выходных выводов)




Рис. 3.21. Структурная схема К1800ВТЗ

ние переноса/признак нуля»; СІ/R1 «Вход переноса/выход при сдвиre»; СО/R4 «Выход переноса/вход при сдвиге». Назначение каждого из выводов определяется выполняемой операцией.

Регистр адреса содержит информацию о текущем адресе памяти. Запись информации в этот регистр может осуществ яться с ини DB и ФВ, с регистра данных, с выхода АЛУ, с блока РОН. Информация с выхода регистра адреса передается на выходную шину А прямым или инверсиым кодом. Управление выдачей адреса осуществляется сигналами MS4, MS14.

Регистр данных предназначен для предварительного хранения выформации и может быть загружен с шин DB, ФВ, IB и из АЛУ. Источник информации для регистра данных и приемник результата отределяются управляющими сигналами MSO—MS3. Кроме того, регистр может использоваться как аккумулятор, если микросхем К1800ВТ3 выполняет функции основного АЛУ или если организована параллельная работа с микросхемой К1800ВС1 для достижени удвоенной точности вычислений.

Блок регистров общего назначения состоит из четырех 4-разрядных регистров R0—R3. Регистр R0 используется в качестве счетчика программ и имеет специальный вход в АЛУ для модификации адре-

са памяти. Адресация РОН производится сигналами MS12, MS13. Блок РОН может быть загружен с шины DB и з АЛУ. Назначение выводов K1800BT3 привсдено в табл. 3.26.

3.4.4. Микросхема К1800BP8

Микросхема K1800BP8 представляет собой 16-разрядный сдвигатель и может быть использована для предварительной пормализации и выравнивания степеней при вы-




Рис. 3.22 Структурная схема К1800BP8

полнении операций с плавающей зачятой. Сдвигатель может выполнять восемь типов операций: арифметические сдвиги вправо и влево, циклические сдвиги вправо и влево, сдвиги вправо и влево дополнительным кодом, заполнение выходов значением знакового разряда или единицами. Число разрядов сдвига может быть до 15.

Структурная схема K1800BP8 представлена на рис. 3.22. Рассмотрим назначение основных узлов. Дешифратор типов сдвига выбирает тип выполняемой операции сдвига в зависимости от кода, поступающего по входы ST0—ST2. Дешифратор величины сдвига в зависимости от кода на вхедах SF0—SF3 определяет число разрядов, на которое необходимо произвести сдвиг, и разряды, в которые должен быть помещен знак.

Мультиплексор входных данных осуществляет передачу входной информации, поступающей на входы IBO—IB15, прямым кодом или с циклическим сдвигом вправо на один, два или три разряда. Мультиплексор выходных данных осуществляет передачу информации

Таблица 3.27

Номер вывод∂	Обозначение	Назначениз
28-35, 37-44	IB15—IE0	Входная шипа данных
6, 8, 13, 21, 5, 9, 14, 20, 4, 10, 15, 19, 3, 11, 16, 18	ФВ0—ФВ15,	Выходная шина данных
1, 24	U_c	—5,2 В
2	SI	Знаковый разряд
7, 17	GND	Общий
12, 36	GND	Общий
22, 23, 26, 27	SF0—SF3	Величина сдвига
47—45	ST0—ST2	Тип сдвига

прямым кодом или с циклическим сдвигом вправо на четыре, восемь либо двенадцать разрядов на выходы ФВО—ФВ15 и устанавливает знак на выходе в соответствии с сигналом, формируемым схемой установки знака. Назначение выводов К1800ВР8 приведено в табл. 3.27.

3.4.5. Микросхема К1800РП6

Микросхема К1800РП6 представляет собой двухадресный блок регистров и может быть использована в качестве быстродействующего буфера в микропроцессорных системах. Структурная схема К1800РПе представлена на рис. 3.23. Основу составляет матрица регистрово длямяти, в которую можно записывать и считывать информацию одновременно в разные регистры. Матрица состоит из двух частей \(\) и В, содержащих 32 слова по 9 бит каждая и адресуемых независим эчерез свои адресные входы AA1—AA5 и AB1—AB5. Такая организоция памяти позволяет одновременно обращаться к двум регистрам используя независимые шины адресов и данных.

Запись информации с двунаправленных 9-разрядных шин DA и DB в регистры матрицы, адреса которых определяются кодами подаваемыми на адресные шины AA1—AA5 и AB1—AB5, осуществляется соответственно по сигналам EWA и EWB «Разрешение за-

писи».




Рис. 3 23. Структурная схема К1800РП6

Регистры A и B предназначены для временного хранения информации, считанной из матрии A и B памяти. Сипхронизация записи этой информации в регистры осуществляется соответствующими сигналами SYN «Синхронизация». Сигналы EA и EB «Разрешение выдачи» управляют выдачей информации с регистров и и шину данных DA и DB.

В микросхеме К1800РП6 предусмотрена возможность контроля четности адреса и данных для каждого канала и выдачи ошибки четности на выводы ERA и ERB. В качестве битов четности адреса используются биты AAO, ABO. Возможен режим игнорирования контроля четности. Специфика схемы такова, что одновременное обращение к одинаковым адресам по каналам A и В является запрещенной комбинацией, которая может привести к сбою. Во избежание этого с помощью анализатора адресов сравниваются адреса обращения по каналам A и В и в случае их равенства выдается сигнал ERR. Установка триггеров ошибки регистров A и В и выходов ERA и ERB «Ошибка четности» в исходное состояние осуществляется сигналом RESET и RESETO «Установка». Назначение выводов К1800РП6 приведено в табл. 3.28.

Таблица 3.28

Номер вычода	Обозначение	Назначение
20, 22, 21, 13—16, 19, 18 4, 2, 3, 11, 10, 9, 8, 5, 6 29	DA0—DA8 DB0—DB8 AA0 AA1—AA5	Шина данных DA Шина данных DB Бит четности адреса кана- ла A Адрес канала A
40—37, 35 41 27, 43	AB1—AB5 AB0 EA, EB	Адрес канала В Бит четности адреса кана- ла В Разрешение выдачи данных
28, 42 23, 47	EWA, EWB ERA, ERB	па шины DA и DB Разрешение записи с шин DA и DB Ошибка четности каначов
26, 44 45, 48 46 1, 24 7, 17 12, 36	SYNA, SYNB RESET, RESETO ERR Ucc GND GND	А и В Синхропизация считывания в регистры А и В Установка Ошибка обращения —5,2 В Общий Общий

3.4.6. Микросхема К1800ВА4

Микросхема К1800ВА4 представляет собой 4-разрядный двунаправленный транслятор и предназначена для согласования логических уровней ЭСЛ- и ГТЛ-схем, что позволяет совместно с МПК серии К1800 использовать схемы памяти и внешних устройств, имею-ТТЛ-уровня. щие вуодные и выходные сигналы К1800ВА4 обеспечивает передачу информации в обоих направлениях: ЭСЛ → ТТЛ; ТТЛ → ЭСЛ. При необходимости информация запоминается. Микросхема состоит из четырех идентичных разрядов. Структурная схема одного разряда представлена на рис. 3.24. Коммутатор на основе анализа входных сигналов S и DE определяет направление передачи данных и запрещает или разрешает их вывод. Передача информации в микросхеме может происходить с запоминанием ее в триггере-защелке или минуя его, что увеличивает скорость передачи. Управление осуществляется сигналом ВРS. Синхронизация триг гера-защелки производится сигналом SYN. Схемы вывода ЭСЛ и ТТЛ содержат мультиплексоры, обеспечивающие заданные режимы работы, и выходные формирователи, позволяющие осуществить соответствующее согласование уровней. Назначение выводов К1800ВА4 приведено в табл. 3.29.

Таблица 3.29

Номер вывода	Обозначенге	Назначение
1, 16 2—5 6 7 8 9 10 11 12—15	GND ECL1—ECL4 BPS DE Ucc1 Ucc3 S SYN TTL1—TTL4	Общий Входы/выходы ЭСЛ-уровня Запоминание информации Разрешение выхода — 5,2 В Направление передачи Сипхроннзация Входы/выходы ТТЛ-уровня

3.4.7. Микросхема К1800ВА7

Микросхема K1800BA7 представляет собой 5-разрядный двуныправленный приемопередатчик, предназначенный для двустороинего обмена сигналами ЭСЛ-уровня в микропроцессорных системах.

Структурная схема одного разряда приемопередатчика K1800BA7 представлена на рис. 3.25. Остальные разряды идентичны. Принципы работы микросхем K1800BA7 и K1800BA4 аналогичны: сигналы S и DE определяют направление передачи и разрешение выхода, сигнал BPS— передачу с запоминанием на триггере-защелке или минуя его.

Отличие приемопередатчика от транслятора уровия состоит в том, что в приемопередатчике передача информации осуществляется без инверсии и отсутствует преобразование уровней. Назначение выводов K1800BA7 приведено в табл. 3.30.




Рис. 3.24. Структурная схема Рис. 3.25. Структурная схема Қ $1800\,\mathrm{BA7}$

Таблица 3.30

Номер выво да	Обозначение	Назпачение
1—5 6 7 8 9 10 11—15	A1—A5 BPS DE Ucc S SYN B5—B1 GND	Шина А двунаправленная Запоминание информации Разрешение выхода — 5,2 В Направление передачи Синхронизация Шина В двунаправленная Общий

3.4.8. Микросхема К1800ВУ1

Микросхема K1800BУ1 представляет собой схему микропрограммного управления и предназначена для формирования адреса микропрограммной памяти и управления последовательностью выполнения микрокоманд в системах, построенных на базе МПК серии K1800. Микросхема осуществляет обработку 4-разрядной информации, имеет возможность паращивания разрядности и реализует 16 микрокоманд




Рис. 3.26. Структурная схема К180ВУ1

Высокая гибкость схемы обеспечивается с помощью пяти независимых 4-разрядных шин, две из когорых ІВ, ФВ — двунаправленные, остальные — однонаправленные (NA — входная шина следующего адреса, A — выходная шина адреса, ST — выходная шина состояния). Структурная схема К1800ВУІ представлена на рис. 3.26. Рас-

смотрим назначение основных узлов.

Блок управления выбором команды в зависимости от кода команды, подаваемого на входы NSO—NS3, формирует управляющие сигналы, обеспечивающие ее выполнение. Блок формирования с тедующего адреса в зависимости от выполняемой команды определяет источник информации для следующего адреса, например шины NA, IB, ФВ, регистр команд, стек, регистр повторения, и направляет его в регистр адреса.

Содержимое регистра адреса через буфер адреса, управляемый

сигналом MS5, выдается на выходную шину адреса A0—A3.

Регистр повторения выполняет несколько функций. Для команд многократного сдвига, умножения и деления регистр повгорения является счетчиком, в который число повторений записывается специальной командой с шины NA. После исполнения выбранной микрокоманды или подпрограммы содержимое регистра повторения увеличивается на 1. При достижении заданного числа повторения увеличивается на 1. При достижении заданного числа повторений схема переходит к следующей микрокоманде. Вторая функция регистра повторения — накопительный регистр для адреса управляющей памяти при реализации команд передачи управления. В этом случае содержимое регистра адреса, увеличение на 1, поступает в регистр повторения, а после окончания подпрограммы вновь возвращается в регистр адреса. Схема приращения используется для увеличения на 1 содержимого регистра адреса или регистра повторения при выполнении неготорых упкрокоманд.

Регистр команд предназначен для хранения начального адреса управляющей памяти, поступающего с шпиы IB. Код, содержащийся в регистре команд, может быть направлен в регистр адреса, где оп используется для начала новой последовательности микрокоманд или для видоизменения команд существующей последовательности.

Блок управления состоянием содержит логику, управляющую запоминанием условий признака в регистре состояний. Запись в регистр состояний может осуществляться с шин NA и IB. Кроме того, любой разряд регистра состояний может быть установлен в «1» или «0» по входу DI. Выходы регистра состояний поступают на выводы ST0 — ST3 и при необходимости информация с любого его выхода может поступать на шины расширителя EX. Работа блока управления состоянием задается управляющими сигналами MS0—MS3.

Стек, выполненный в виде четырех 4-разрядных регистров, используется для хранения адресов возврата при обращении к подпрограммам и для запоминания состояния внутренних регистров при обработке прерываний. При возвращении к основной программе ее адрес, хранящийся в самом верхнем регистре стека, паправляется в регистр адреса. Для увеличения глубины стека можно использовать регистр повторения как пятый регистр стека или внешние регистры, подключая их через шины ІВ и ФВ.

Блок управления шинами осуществляет двустороннюю связь между двунаправленными шинами ІВ в ФВ и внутренними регистрами микросхемы. Режим работы шин ІВ в ФВ (ввод-вывод) и направление передачи информации (регистр повторения, регистр команд, стек)

определяются управляющими сигналами MS6—MS8 и кодом выполняемой команды.

Все регистры микросхемы K1800BVI запоминают поступающую на их вход информацию по фронту сигнала SYN «Синхронизация». Установка всех регистров в исходное состояние осуществляется сигналом RESET, синхронизированным сигналом SYN, причем для установки стека в исходное состояние требуются дополнительно четыре синхроимпульса. Назначение выводов K1800BVI приведено в табл, 3,31.

Таблица 3.31

Ночер вывода	Обозна ченне	Незначени •
6,3-5 8-11 13-16 19-22 37 34, 35, 33 42-44, 41 29, 30, 28, 32, 38, 47, 18, 26, 27	A0A3 ΦB3ΦB0 IB3IB0 ST0ST3 NA0NA3 MNS0MNS3 MS0MS8	Шина адреса Шина ФВ Шина ІВ Шина состояний Шина состояний Ипна следующего адре- са Микрокоманда Управляющие сигналы
46 2 31	CI CO DI	Вход переноса Выход переноса Вход в регистр состоя-
39 23	B EX	нии Условный переход Вход/выход расширите- ля
40 45 1, 24 25, 48 7, 17 12, 36	RESET SYN Ucc1 Ucc2 GND GND	Установка Синхронцзация —5,2 В —2,0 В Общий Общий

3.5. Микропроцессорный комплект серии КР1801

Микропроцессорный комплект серии КР1801 выполнен на основе пМОП-технологии и является комплектом среднего быстродействия и средней потребляемой мощности. Его основу составляет однокристальный 16-разрядный микропроцессор, имеющий фиксированную систему команд, совместимую с системой команд микроЭВМ «Электроника-60». Микропроцессор осуществляет обработку как внешних, так и внутренних прерываний и организует обмен информацией между микропроцессором и внешними устройствами в соответствии с ГОСТ 26765.51—86.

Интерфейсные схемы МПК серпи КР1801 выполнены на базе универсальной вентильной матрицы, которая позволяет при минималь-

ных производственных затратах получать микросхемы с самыми разнообразными функциональными возможностями. Все микросхемы, входящие в МПК серии КР1801, предназначены для работы в диапазоне температур —10...+70 °С, имеют напряжение питания $5 \, \text{B} \pm 5 \, \%$ и выпускаются в корпусах типа 2204.42-3 (КР1801ВМ1) и 2204.42-1 (остальные ИС МПК). Ниже приведены функциональный состав МПК серии КР1801 и основные параметры микросхем, входящих в комплект.

Однокристальный микропроцессор KP1801BM1A, KP1801BM15, KP1801BM1B

Разрядность обрабатываемых данных	16 68 64 1			
ментная, косвенно-автоинкрементная индексная, косвенно-индексная Быстродействие при выполнении операций типа ре- гистр-регистр, тыс. оп./с	500			
КР1801ВМ1А	<4,7 <3,5 <2,5 <1200			
Устройство управления ОЗУ динамического т КР1801ВП1-030	una			
Число разрядов адреса строки	7 7 2 ≪100 0			
Многофункциональное устройство KP1801BП1				
Число режимов работы	3 <100 0			
Многофучкциональное устройство КР1801ВП1-034				
Число режимов работы	3 ≪100 0			
Асинхронный приемопередатчик КР 1801ВП1-	<i>935</i>			
Число разрядов принимаемых и выдаваемых дан ных, бит	. 5-8			
Максимальная скорость передаваемой информаци. при тактовой частоте 4608 кГц, бод . , Потребляемая мощность, мВт	и . 19 200 . ≪1000			
	രഹ			

3.5.1. Mukpocxema KP1801BM1

Микросхема КР1801ВМ1 представляет собой однокристальный микропроцессор для обработки 16-разрядных данных. Система команд соответствует системе команд микроЭВМ «Электроника-60». Структурная схема микропроцессора представлена па рис. 3.27. Рассмотрим состав и назначение основных блоков. Операционный блок (ОБ) содержит АЛУ, блок РОН, регистр состояния процессора, регистры адреса и данных. Операционный блок осуществляет: вычисление адреса и его временное хранение; прием данных, их хранение в регистрах и выдачу в канал, выполнение арифметическо-логических операций; формирование состояний процессора и адресов векторов прерывания

Арифметическо-логическое устройство выполняет все арифметические и логические операции и операции сдвига над 16-разрядными операндами. Кроме того, оно офрмирует ряд признаков, необходимых

для формирования состояний процессора.

Блок РОН состоит из восьми 16-разрядных регистров, которые могут использоваться в качестве: накопителей, когда обрабатываемые данные хранятся в регистрах; указателей адреса, когда регистра содержит адрес опсранда, указателей индекса, когда содержимое регистра прибавтяется к индексному слову для вычисления адреса операнда; указателей адреса при автоникрементной и автолекрементной адресации, когда адрес авгоматически изменяется с заданным шагом, что позволяет обращаться к последовательно расположенным ячейкам памяти. При автоинкрементной адресации происходит автоматическое увеличение, а при автодекрементной— автоматическое уменьшение содержимого указателя адреса. Два РОН — регистры R6 и R7 — имеют специальное назначение. Регистр R6 используется как указатель




Рис. 3.27. Структурная схема КР1801ВМ1

стека, который содсржит адрес последней заполненной ячейки стека. Регистр R7 служит счетчиком команд и содержит адрес очередной выполняемой команды. Использование РОН для хранения операндов при процессорных операциях повышает быстродействие систем, построенных на базе микропроцессора КР1801ВМІ. Информация о текущем состоянии процессора включает: текущий приоритет процессора, значения кодов условий вствления, т. е. знак, пуль, переполнение, перепос, состояние Т-разряда, используемого при огладке программы. Эта информация храпится в регистре состояния процессора (РСП). При выполнении команд передачи управления содержимое регистра состояния сохраняется в стеке. Регистры адреса и данных осуществляют связь операционного блока с внутренней магистралью.

Блок микропрограммного управления (БМУ) производит преобразование команды, поступающей с системной магистрали, в последовательность микрокоманд и выполнен в виде программируемой логической матрицы. Программирование системы команд производится на этапе изготовления микросхемы.

Интерфейсный блок (НБ) предпазначен для организации обмена между системной магистралью и внутренними устройствами процессора. Он осуществляет управление совмещением операций и согласование работы ОБ и БМУ. Буферный регистр команд (БРК) предназначен для предварительного присма команды. В процессоре прием и обработка команд совмещены. Во время обработки текущей команды происходит прием следующей команды в БРК с дальнейшей ее пересылкой в БМУ.

Таблица 3.32

Номер выьода	Обозна чение	Назначение
9-20, 22-25 1 2 4 5 21 28 29 30 31-33 34 35 36 37 38 39 40 41 42	AD0-AD15 CLK SACK DMGO DMR GND BSY DCLO ACLO IRQ1-IRQ3 INIT VIRQ IAKO DOUT DIN PRLY WTBT SYNC Ucc	Шина адрес/даниые Тактовый сигнал Подтверждение выборки Предоставление ПДП Требование ПДП Общий Занято Авария источника питания Авария сетевого питания Запрос радиального прерывания Установка Требование прерывания Предоставление прерывания Вывод данных Ввод данных Ответ Запись/байт Обмен +5 В

Блок согласования осуществляет связь виутренней магистрали процессора с системной магистралью, управляет буферами приема и выдачи информации на шину A/D «Адрес/данные».

Блок прерываний организует приоритетную систему прерываний в процессоре, принимает и обрабатывает внутренние и внешние запросы на прерывание. При одновременном появлении нескольчих запросов все источники прерываний по взаимному приоритету образуют следующую иерархию, ошибка обращения к каналу; резервный или запрещенный код в регистре команд; Т-разряд в слове состояния процессора; сигнал аварии сетевого питания АСLO, запросы раднальгого прерывания IRQ1, IRQ2, IRQ3; требование прерывания VIRQ. Необходимо отметить, что блок прерываний реагирует на запросы ACLO, IRQ2, IRQ3 при их переходе от высокого уровня напряжения ь низкому. Предварительной установкой приоритета процессора (7-й разряд РСП) можно игнорировать запросы прерывания VIRQ, IRQ2, IRQ3. При возникновении условий прерывания процессор микропроосуществляет сохранение текущего значения счетчика граммно команд и слова состояния и производит загрузку их нового зиачения из пары ячеек внешнего ОЗУ или ПЗУ. Адрес вектора прерывания, т е. указатель пары я сек внешней памяти, формируется в процессоре в соответствии с конкретным запросом прерывания. Прерывание гроцессора обычно допускается лишь в конце выполнения команды. Только прерывание «Ошибка обращения к каналу» может остановить в лполнение команды на любой фазе ее выполнения. Назначение выводов КР1801ВМ1 приведено в табл. 3.32.

3.5.2. Микросхема КР1801ВГ11-030

Микросхема КР1801ВП1-030 представляет собой схему управления блоком памяти, выполненным на основе микросхем динамического ОЗУ (К565РУ6). Микросхема осуществ тяет: прием, хранение и преобразование адреса для накопителя ОЗУ; регенерацию памяти; связы накопителя ОЗУ и буферного регистра данных с каналом передачи информации микроЭВМ типа «Электроника-60». Структурная схема КР1801ВП1-030 представлена на рис. 3.28.

Адрес, по которому происходит обращение к ОЗУ, поступает с шины ADO—AD15 в регистр адреса. Фиксация адреса в регистре осуществляется сигналом SYNC «Обмен». Выдача адрест ОЗУ АО— Аб осуществляется в виде разделенных во времени адреса строки и адреса столбца, сопровождаемых соответственно стробами RAS и CAS. Преобразование адреса осуществляется мультиплексором адреса. В режиме регенерации мультиплексор адреса выдает в качестве адреса регенерации содержимое 7—13 разрядов счетчика адресов регенерации. Разряды 0—6 этого счетчика выполняют функцию делитетя сигналов тактовой частоты, поступающих на вход СLК «Тактовый сигнал».

Компаратор адресов анализирует адрес обрашения к ОЗУ и формирует сигнал LOCK «Блокировка» при обращении в область старших 4К слов. Эгот сигнал используется при совместной работе с микросхемой КР1801ВМ1.

Блок синхронизации вырабатывает сигналы управления внутренними узлами микросхемы и формирует сигналы, обеспечивающие об-




Рис 3 28. Структурная схема КР1801ВП1-030

Таблица 3.33

Ночер вывода	Обозначение	Пазначение
5—1, 41—34. 31 2—28 3 3 4, 16 2 3 4, 20	AD0—AD15 A0—A6 DIN DOUT CLK RAS0, RAS1 LOCK RPLY C DME RSEL WR CAS0, CAS1 GND WTBT DCLO SYNC MSEL Ucc	Шина адрес/данные Адрес ОЗУ Ввод данных Вывод данных Тактовый сигнал Строб адреса строки Блокировка Ответ Синхронизация Разрешение выдачи Выборка регистра режима Строб записи Строб зареса столбца Общий Запись/байт Авария источника питания Обмен Выборка памяти +5 В

мен информацией между ОЗУ и впешними устройствами в соответствии с ГОСТ 26765.51—86. Назначение выводов КР1801ВП1-030 приведено в табл. 3.33.

3.5.3. Микросхема КР1801ВП1-033

Микросхема КР1801ВП1 033 является многофункциональным устройством и может работать в режимах: интерфейса накопителя на гибких магнитных дисках; конгроллера интерфейса параллельного ввода/вывода; контроллера байтового параллельного интерфейса. Микросхема КР1801ВП1-033 совместно с микросхемой КР1801ВП1-034 может быть использована для организации 16- или 8-разрядного устройства параллельного ввода/вывода.

Структурная схема КР1801ВП1-033 для режима интерфейса накопителя на гибких магнитных дисках (НГМД) представлена на рис, 3.29. Рассмотрим назначение основных узлов. Режим работы микросхемы задается предварительно подачей на управляющие входы RCO—RC3 блока режима работы напряжения высокого уровня.

Обмен информацией между процессором и контроллером НГМД осуществляется с помощью двух регистров: регистра команд и сос-




Рис. 3.29. Структурная схема КР1801ВП1-033 в режиме интерфейса накопителя на гибких магнитных дисках

тояний и сдвигового регистра данных. Оба регистра 16-разрядные, загружаются и считываются программно через буфер шины A/D «Адрес/данные». Каждый из регистров имеет свой фиксированный адрес, предварительная установка которого осуществляется подачей на выводы RC4, RC5 определенного уровня напряжения.

Компаратор адресов производит сравнение фиксированного адреса, заданного блоком режима работы, с адресом, подаваемым на буфер шины A/D, и при их совпадении разрешает обращение соответственно к регистру команд и состояний или к регистру данных.

Регистр команд и состояний предназначен для записи и хранения команд и управляющих сигналов, определяющих порядок взаимодей-

ствия микросхемы с контроллером НГМД.

Установка микросхемы в исходное состояние осуществляется сигналом INIT «Установка», при этом микросхема вырабатывает сигнал SET «Начальная установка», который используется для приведения механизма и электронной части НГМД в исходное состояние. Организация обмена информацией между системной магистралью и внутренней магистралью микросхемы производится блоком синхронизации в соответствии с ГОСТ 26765.51—86. Взаимодействие микросхемы с контроллером НГМД осуществляется следующим образом. По окончании выполнения текущей команды контроллер НГМД устанавливает сигнал DONE «Завершено», который разрешает запись очередной команды в регистр команд и состояний. Наличие признака пуска в иулевом разряде команды формирует сигиал RUN «Пуск», который, поступая на контроллер НГМД, иниципрует прием команды. Контроллер снимает сигнал DONE и подает на вход SHFT «Сдвиг данных» серию из восьми импульсов. При этом происходит сброс сигнала RUN, а блок синхронизации ввода/вывода обеспечивает выдачу команды в последовательном коде на вывод DO «Выход регистра данных». В зависимости от принятого кода команды контроллер НГМД устанавливает сигиалы Т «Направление передачи» и TR «Требование передачи». Сигнал Т указывает направление передачи байта информации. При наличии на входе Т напряжения низкого уровня информация передается от контроллера НГМД к микросхеме. Сигнал TR указывает, что контроллер готов принять/передать байт информации. Установка сигнала TR вновь вызывает формирование сигнала RUN и серию импульсов на входе SHFT: восемь для синхронизации адреса сектора и дорожки, семь для синхронизации данных, которые в зависимости от состочния сигнала Т синхронизируют ввод информации через вход DI или вывод ее через выход DO. По окончании выполнения очередной команды контроллер НГМД устанавливает сигнал DONE. При условни установки в регистре команд признака разрешения прерывания IE, появление сигнала DONE формирует сигиал VIRQ «Требование прерывания». Выполнение процедуры прерывания стандартное Назначение выводов КР1801ВП1-033 в режиме интерфейса НГМД приведено в табл. 3.34.

Структурная схема КР1801ВП1-033 при работе в режиме контроллера интерфейса параллельного ввода/вывода представлена на рис. 3.30. Микросхема формирует управляющие сигналы, обеспечивающие прием информации из регистра-приемника и выдачу информации в регистр-источник. В качестве регистра-приемника и регистра-посточника можно использовать микросхемы КР1801ВП1-034. Установка микросхемы КР1801ВП1-033 в режим контроллера интерфейса параллельного ввода/вывода производится подачей определенних уровней напряжения на выводы RCO—RC3 «Выбор режима». По-




Рис. 3 30. Структурная схема КР1801ВП1-033 в режиме контроллера интерфейса параллельного ввода/вывода

мимо выбора режима работы микросхемы комбинации напряжений на выводах RC0—RC3 осуществляют переадресацию регистров (состояния, источника и приемника) и векторов прерываний.

Регистр состояний предназначен для записи и хранения команд и сигналов, обеспечивающих управление обменом информацией меж ду внешними устройствами и системной магистралью. Нулевой и первый разряды регистра состояний соединены с внешними выводами CSRO, CSRI и могут использоваться для имитации запросов преры-

вания в режиме автономной проверки. При поступлении одного из сигналов REQA или REQB «Требов»

ние A, B» и при наличии в регистре состояний соответствующего разрешения прерывания IEA, IEB блок прерываний формирует сигнал VIRQ «Требование прерывания». Выполнение процедуры прерывания стандартное. При одновременном поступлении сигналов REQA и

REQB более высокий приоритет имеет сигнал REQB.

Блок управления вводом/выводом вырабатывает сигналы NDR. BIR и BOR при записи соответственно слова, старшего или младшего байга в регистр-источник и сигналы DTR и ORR при чтении соответственно из регистра-приемника и регистра-источника. Для увеличения длительности сигналов DTR и NDR можно использовать RC-челочку, подключение которой к выводам RD0 и RD1 показано на

Номер вывода	Обознач е ние	Назначение
2—4, 1, 5, 6 7 8 9—20, 22, 24, 25 21 23 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42	RC0—RC5 SHFT T AD0—AD12, AD14, AD15 GND BS DI DO RUN SET ERR DONE TR IAKI INIT VIRQ IAKO DOUT DIN RPLY WTBT SYNC Ucc	Выбор режима Сдвиг данных Направление передачи Шипа адрес/данные Общий Внешнее устройство Вход регистра данных Пуск Начальная установка Ошибка Завершено Требование передачи Разрешение прерывания Установка Требование прерывания Предоставление прерывания Вывод данных Ввод данных Ответ Запись/байт Обмен +5 В

рис. 3.30 условными линиями. Назначение выводов КР1801ВП1-033 в режиме контроллера интерфейса параллельного ввода/вывода приведено в табл. 3.35.

Структурная схема КР1801ВП1-033 при работе в режиме конгроллера байтового параллельного интерфейса приведена на рис. 3.31. Микросхема формирует управляющие сигналы, обеспечивающие прием и передачу информации с помощью регистров состояния источника и приемника, находящихся в микросхеме, и регистров источника и приемника, которые могут быть выполнены на основе микросхемы КР1801ВП1-034.

Установка микросхемы в режим контроллера байтового параллельного интерфейса осуществляется подачей определенных уровней напряжения на выводы RCO—RC2 «Выбор режима». Помимо выбора режима работы микросхемы комбинации напряжений на выводах RCO—RC2 осуществляют переадресацию регистров и векторов прерываний.

Работа микросхемы в режиме приема информации начинается при поступлении сигнала SO-S «Готовность источника», на который микросхема выдает сигнал AC-S «Запрос источника». Внешний источник формирует сигнал SC-S «Строб источника», который устанавливает_в регистре состояния источника бит AR «Требование приема».

При наличии в регистре состояния источника бита IEA «Разре-




Рис. 3.31. Структурная схема КР1801ВП1-033 в режиме контроллера байтового параллельного интерфейса

шение прерывания по приему» формируется сигнал VIRQ «Требование прерывания». Выполнение процедуры прерывания стандартное. При приеме информации с регистра-источника микросхема вырабатывает сигнал IN «Чтение регистра-приемника» и снимает сигнал АС-S. Сигнал АС-S может установиться вновь только после снятия сигнала SC-S.

При работе микросхемы в режиме передачи информации микросхема анализирует иаличие сигиалов низкого уровня на входах АО-А «Готовность приемника» и АС-А «Запрос приемника» и при их поступлении производит передачу информации в регистр-приемник, сопровождая ее выдачей сигнала ОUТ «Запись в регистр-источник». По окончании сигнала ОUТ микросхема вырабатывает сигнал SC-А «Строб приемника», который сбрасывается после снятия сигнала АС-А. Требование прерывания VIRQ по передаче информации возникает при поступлении сигнала REQ «Требование» и при установленном бите IET «Разрешение прерывания по передаче» в регистре

Номер вывода	Обозначение	Назначение
2—4,1 5, 6 7, 8 9—20, 22, 24, 25 21 23 26 27 28 29 30, 32 31 33 34 35 36 37 38 39 40 41 42	RC0—RC3 RD0, RD1 CSR0, CSR1 AD0—AD12, AD14, AD15 GND BS BIR DTR NDR BOR REQB, REQA ORR IAKI INIT VIRQ IAKO DOUT DIN RPLY WTBT SYNC Ucc	Выбор режима Задержка ответа Регистр состояния (разряды 0,1) Шина адрес/данные Общий Внешнее устройство Вывод старшего байта Чтение регистра-приемника Запись в регистр-источник Вывод младшего байта Требование В, А Чтение выходного регистра Разрешение прерывания Установка Требование прерывания Предоставление прерывания Вывод данных Ввод данных Ответ Запись/байт Обмен +5 В

состояния передатчика. Назначение выводов КР1801ВП1-033 в режиме контроллера байтового параллельного интерфейса приведено в табл. 3.36.

3.5.4. Микросхема КР1801ВП1-034

Микросхема КР1801ВП1-034 является многофуикциональным устройством и может выполнять функции: устройства передачи ииформации, буферного регистра данных, устройства выдачи вектора прерывания и компаратора адреса.

Различные режимы работы задаются подачей на управляющие входы RC0. RC1 соответствующего уровня напряжения. Структурная схема КР1801ВП1-034 при работе в режиме устройства передачи ин-

формации представлена на рис. 3.32.

Микросхема имеет две входные 8-разрядные шины A0—A7 и B0—B7, по которым входная информация поступает на мультиплексор. В зависимости от управляющих сигналов CA и CB информация с шины A или B через блок ввода/выводя передается на двунаправленную шину C0—C7 Передача осуществляется прямым или инверсным кодом в зависимости от значения сигнала COM, Сигналом С «Синхронизация» осуществляется запись информации с шины C0—C7 в буферный регистр. Выдача информации из буферного регистра на


Номер вывода	Обозна чение	Назначение
1 2-4 5 6 7 8 3-20, 22, 24, 25 21 23 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42	REQ RC0—RC2 AO-A AC-A AC-S SC-A AD0—AD12, AD14, AD15, GND BS SC-S IN OUT SET ERR DONE TR IAKI INIT VIRQ IAKO DOUT DIN RPLY SO-S SYNC Ucc	Требование Выбор режима Готовность приемника Запрос приемника Запрос источника Строб приемника Шина адрес/данные Общий Внешнее устройство Строб источника Чтение регистра-приемника Запись в регистр-источник Начальная установка Ошибка Завершено Требование передачи Разрешение прерывания Установка Требование прерывания Предоставление прерывания Вывод данных Ввод данных Ответ Готовность источника Обмен +5 В

шину D0-D7 производится по сигналу CD в прямом или инверсиом коде. Установка буферного регистра в исходное состояние осуществляется сигналом RESET «Установка». Назначение КР1801ВП1-034 при работе в качестве устройства передачи инфопма-

ции приведено в табл, 3.37.

Структурная схема КР1801ВП1-034 в режиме буферного регистра представлена на рис. 3.33. Входиая информация, поступающая на шину DI0-DI15, по сигналу С «Синхронизация» записывается в 16разрядный буферный регистр и через выходной буфер выдается на выходиую шину DOC-DO15. Выходной буфер имсег на выходе состояние «Выключено». Управление осуществляется сигналом DME «Разрешение выдачи», Назначение выводов КР1801ВП1-034 при работе в режиме буферного регистра данных приведено в табл. 3.38.

Структурная схема КРІ801ВП1-034 в режиме устройства выдачи вектора прерывания и компаратора адреса представлена на рис. 3 34. Режим работы микросхемы устанавливается сигналами RC0, RC1 «Выбор режима». Старшие шесть разрядов фиксированного адреса вектора прерывания устанавливаются на выводах SI1-S16. При по-






Рис. 3.32. Структурная схема КР1801ВП1-034 в режиме устройства передачи информации

Рис. 3.34. Структурная схема КР1801ВП1-034 в режиме устройства выдачи вектора прерывания и компаратора адреса




Рис. 3.33. Структурная схема КР1801ВП1-034 в режиме буферного регистра даниых

ступлении сигнала VIRI «Запрос прерывания» производится стандартная процедура обработки прерывания и на шину AD2—AD7 выдается адрес вектора прерывания.

Функция компаратора адреса выполняется путем сравнения адреса, заданного на входах S1—S10, с адресом, поступающим на входы AD3—AD12. Сравнение осуществляется при поступлении сигнала BS «Внешнее устройство». При равенстве сравниваемых адресов вырабатывается сигнал SB «Устройство выбрано», который запоминается в триггере на все время присутствия сигнала SYNC «Обмен». Назначение выводов КР1801ВП1-034 при работе в качестве устройства выдачи вектора прерывания и компаратора адреса приведено в табл. 3.39.

Таблица 3.38

Номер вывода	Обозначение	Назначение
1, 2 3-8, 35, 36 9-16 17-20, 22-25 21 26-33 34 37, 38, 41 39 40 42	RC1, RC0 B0—B7 C0—C7 D0—D7 GND A0—A7 RESET CD, CB, CA COM C Ucc	Выбор режима Шина В Шина С (ввод/вывод) Шина О Общий Шина А Установка Разрешение выдачи шин D, B, А Инверсия Синхронизация +5 В

Номер вывода	Обозначение	Назначени е
1, 2 26—33, 4–8, 35, 36 9—20, 22—25 21	RC1, RC0 DI0—DI15 DO0—DO15 GND DME	Выбор режима Входная шина данных Выходная шина данных Общий Разрешение выдачи

1 2 9 2 3 40 C Ucc Синхрснизация $+5 \dot{B}$ 42

Таблица 3.39 Назначение Обозначение Номер вывода RCI, RC0 Выбор режима S11-S16 Установка вектора прерывация 2-7 9 SBУстройство выбрано 10 VIRQ Требование прерывания 11-20, 22 AD2-AD12Шина адрес/данные 21 GND Общий 23 BS Внешнее устройство 26-33, 35, 36 S1-S10 Зашивка адреса 3-10 IAKI 34 Разрешение прерывания 37 VIRI Запрос прерывания 38 DIN Ввод данных 39 RPLY Ответ 41 SYNC Обмен 42 Ucc +5 B

3.5.5. Микросхема КР1801ВП1-035

Микросхема КР1801ВП1-035 представляет собой асинхронный приемопередатчик для внешних устройств, работающих на лишии связи с последовательной передачей информации, и предназначена для преобразования параллельной информации в последовательную и наоборот. При организации обмена информацией по последовательному каиалу микросхема выполняет требования интерфейса для радиального подключения устройств с последовательной передачей информации. Микросхема обеспечивает по последовательному каналу: прием и выдачу информации в форматах 5, 7 или 8 бит; формирование 2 стоповых бит (1,5 стоповых бит при передачах в формате 5 бит); формирование и контроль бита паритета (четности или нечетиости), а также работу без бита паритета; скорости обмена при тактовой частоте 4608 кГц: 50, 75, 100, 150, 200, 300, 600, 1200, 2400, 4800, 9600, 19 200 бод.

Структурная схема КР1801ВП1-035 представлена на рис. 3 35. формат посылки и режим контроля паритета задаются соответственно сигналами NB0, NB1 «Выбор формата», PEV «Четность/нечетность» и NP «Установка паритета», подаваемыми на блок режимо работы. Селектор скоростей устанавливает скорость обмена в соответствии с управъяющими сигналами СІ.К «Тактовый сигнал» и FR0—FR3 «Скорость обмена» и вырабатывает сигнал EVNT «Прерывание по таймеру» с частотой 50 Гц и скважностью 2 при входной такто-

вой частоте сигнала ССК 4608 кГц.

В состав микросхемы входят приемник и передатчик, каждый из которых содержит регистр состояния, буферный и сдвиговый регист-




Рис. 3.35. Структурная схема КР1801ВП1-035

ры. Регистры состояния и буферные регистры имеют фиксированные адреса и позволяют производить обращение к ним из системной магистрали. Микросхема формирует адреса векторов прерывания приемника и передатчика. Адреса векторов прерывания и адреса регистров состояния и буферных регистров могут быть изменены по группам (фиксированные адреса для каждой группы). Число групп равно 4, и номер группы задается сигналами АО, А1 «Выбор адреса», подаваемыми на компаратор адресов. Обмен информацией между различными узлами микросхемы, подключенными к внутренней магистрали, и системной магистралью обеспечивают блок синхронизации и буфер шины А/D в соответствии с ГОСТ 26765.51—86.

Условия работы по прерыванию и различные состояния приемника и передатчика в процессе работы (сигналы готовности, ошибка в принятой информации, ошибка переполнения, разрыв линии, проверка работы) фиксируются в регистрах состояния приемника и передатчика. Установка микросхемы в исходное состояние производится подачей сигналов низкого уровня на входы INIT «Установка» или

DCLO «Авария источника питания».

Информация, принимаемая и передаваемая микросхемой, называется посылкой и представляет собой последовательность битов, состоящую из старт-бита, информационных битов (5... 8 бит в зависимости от установленного режима работы), бита паритета (если он запрограммирован) и стоп-бита. В режиме приема посылка со вхола IP «Вхол приемника» поступает в слвиговый регистр и по окончании сдвига переписывается в буферный регистр, после чего в регистре состояния приемника устанавливается сигнал готовности приемника. Если предварительно в регистре состояния было записано разрешение работы канала приеминка по прерыванию, то блок прерываний формирует сигнал VIRQ «Требование прерывация». Требование прерывания должно быть обработано процессором по системной магистрали, в результате чего по адресу буферного регистра должна быть прочитана информация (посылка). По окончании чтения посылки сигнал готовности приемника в регистре состояния сбрасывается и приемник может принимать новую посылку.

При отсутствии разрешения прерывания в регистре состояния приемника сигнал VIRQ не вырабатывается, и процессор должен работать с микросхемой в режиме сканирования (периодического чтения по адресу) регистра состояния приемника. После чтения сигнала готовности приемника процессор должен прочитать посылку из буферного регистра. Чтение посылки необходимо производить не позднее поступления в сдвиговый регистр последнего информационного бита следующей посылки, иначе возникает ошибка переполнения.

В режиме передачи информация должна быть записана из системной магистрали по адресу буферного регистра передатчика Эта запись производится процессором либо по запросу, формируемому блоком прерывания, либо в режиме сканнрования процессором регистра состояния передатчика, в котором устанавливается сигнал готовности, если буферный регистр передатчика пуст. По окончании записи информации в буферный регистр она параллельно переписывается и сиринала BSY «Занято» на выходе TF «Выход передатчика» через время, равное 1/16 длительности бита, появляется посылка, автоматически выдвигаемая из сцвигового регистра.

С началом сдвига посылки в регистре состояния передатчика выставляется сигнал готовности передатчика, свидетельствующий о том,

Номер вывода	Обозначение	Наэна чение
1 2 3—6 7, 8 9—20, 22, 25 21 23, 24 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42	CLK EVNT ER0—ER3 NB0, NB1 AD0—AD12, AD15 GND A0, A1 BS TF IP BSY NP HALT PEV IAKI INIT VIRQ IAKO DOUT DIN RPLY DCLO SYNC Ucc	Тактовый сигнал Прерывание по таймеру Скорость обмена Выбор формата Шина адрес/данные Общий Выбор адреса Внешнее устройство Выход приемника Вход приемника Занято Установка паритета Останов Четность/нечетность Разрешение прерывания Установка Требование прерывания Предоставление прерывания Вывод данных Выод данных Отвст Авария источника питания Обмен +5 В

что буферный регистр передатчика пуст и в него можно записывать новую информацию. Назначение выводов КР1801ВП1-035 приведено в табл. 3.40.

3.6. Микропроцессорный комплект серии КР[КМ]1802

Микропроцессорный комплект серич КР1802 выполнен на основе биполярной технологии ТТЛШ и предназначен для построения быстродействующих контроллеров различного назначения, встроенных автономных микро- и мини-ЭВМ, устройств автоматики, систем обработки данных, аппаратных умножителей, устройств для быстрого преобразования Фурье (БПФ) и т. д.

Разнообразная номенклатура МПК, возможность параллельного наращивания разрядности, микропрограммный способ управления, совместимость с ТТЛ- и ТТЛШ-сериями обеспечивают широкие возможности применения данного комплекта в различных областях народного хозяйства. Все микросхемы, входящие в МПК серии КР(КМ) 1802, предназначены для работы в диапазоне температур—10...+70 °С и имеют напряжение питания 5 В±5 %.

Ниже приведены функциональный состав МПК серии КР(KM) 1802 и основные параметры микросхем, входящих в комп-

лект.

Микропроцессорная секция параллельной обработки информации KP1802BC1

Разрядность обрабатываемых данных	8 2 8 8 8 2 ⁸ⁿ * ≤150 ≤1400
Двухадресный блок регистров общего назначения КР1	1802HP1
Число адресных шин	2 4 2 4 16 4 ≪45 ≪800
Арифметический расширитель (сдвигатель) КР18	802BP1
Число каналов ввода/вывода информации	1 16 5 3 ≪90 ≪1400
Схема обмена информацией КР1802ВВ1	
Число каналов ввода/вывода информации Разрядность каждого канала ввода/вывода информации	4 4 ≪80 ≪!400
Схема умножителя 8×8 разрядов KP1802B1	P3
Число каналов ввода информации	2 8 1 16 ≪130 ≪1350
Схема умножителя 12×12 разрядов КМ1802Е	3 <i>P4</i>
Число каналов ввода информации Разрядность каналов ввода информации Число каналов вывода информации Разрядность каналов вывода информации Время умножения 12-разрядных чисел, ис Потребляемая мощность, мВт	2 12 2 12 ≤180 ≤3000

Схема умножителя 16×16 разрядов КМ1802ВР5

Число каналов ввода информации	1 16 1 16 16 16 ≤165
Потребляемая мощность, мВт	€4000
Сумматор четырех 4-разрядных чисел КР1802.	ИМ 1
Число каналов ввода информации	
Разрядность каналов ввода информации	4
Число каналов вывода информации	1
Разрядность канала вывода информации	4

Микросхемы выполнены в пластмассовых (КР) и керамических (КМ) корпусах типа· 239.24-2 — КР1802ИР1; 2206.42-1 — КР1802ВС1, КР1808ВР1, КР1802ВВ1; КР1802ВР3; 2207.48-4 — КР1802ИМ1; 2136.64-1 — КМ1802ВР4, КМ1802ВР5.

3.6.1. Микросхема КР1802ВС1

Микросхема КР1802ВС1 представляет собой 8-разрядную микропроцессорную секцию параллельной обработки информации с возможностью наращивания разрядности и предназначена для выполнения следующих операций: арифметическое сложение и вычитание ции, инверсии и сложения по модулю 2; арифметические, логические и циклические сдвиги вправо и влево на 1 разряд. При этом имеется возможность маскирования отдельных разрядов входных данных содержимым регистра расширения. При соединении нескольких микросхем КР1802ВС1 можно выполнять операции обработки байтов, широкий набор сдвигов, включая расширенные сдвиги, последовательный и ускоренный перенос без внешних дополнительных схем с выработкой признаков результата только в выбранных микросхемах. Структурная схема КР1802ВС1 представлега на рис. 3.36.

Ввод и вывод информации осуществляются через двунаправленные 8-разрядные шины данных DA и DB. Регистры A и В предназначены для приема и хранения входной информации, запись которой в соответствующий регистр осуществляется по тактовому сигналу СLК. Входная информация с регистров A и В через мультиплексоры A и В поступает в АЛУ, которое производит операции над поступившими операндами в соответствии с кодом микрокоманды MNSO—MNS7, подаваемым на вход дешифратора микрокоманд. В зависимости от выполняемой микрокоманды АЛУ вырабатывает ряд признаков (нуль результата, переполнение, выдвигаемый разряд), которые выдаются соответственно на выводы ZR, OV, F. Результата

^{*} п - число используемых микросхем,




Рис. 3.36 Структурная схема КР1802ВС1

вълполнения операции через сдвигатель АЛУ поступает в выходной буфер А или В и на соответствующую выходную шину. Выходные буферы имеют на выходе состояние «Выключено» и могут быть переведены в это состояние при подаче на входы СS «Выбор микросхемы» и ED «Разрешение выдачи» сигналов высокого уровия.

Регистр расширения и его сдвигатель используются для хранения маски при выделении битов, для хранения одного из операцдов при выполнении операции АЛУ, при работе со словами двойной длины в процессорах, реализующих операции с плавающей запятой. Синхронизация работы различных узлов микросхемы осуществляется тектовым сигналом СLK. Назначение выводов КР1802ВС1 приведено в табл. 3.41,

3.6.2. Микросхема КР1802ИР1

Микросхема КР1802ИР1 представляет собой двухадресный блок РОН, предназначенный для организации сверхоперативной память и миогоадресных ОЗУ. Он имеет два независимых 4-разрядных канала А и В для приема и выдачи информации. Структурная схсма блока РОН представлена на рис. 3.37.

Матрица РОН состоит из шестнадцати регистров, каждый из ко-




Рис. 3 37. Структурная схема КР1802ИР1

Таблица 3.41

Номер вывода	Обозн а чени е	Назначение
1, 3, 5, 18, 20, 22, 24, 41 2, 4, 19, 21, 23, 25, 40, 42 6-9, 14-17 10 11 12 13 26 27 28, 37—39 29 30 31 32 33 34, 35	DA0—DA7 DB0—DB7 MNS0—MNS7 CI GND ZR CLK OV F LO/RI, RI/LO, RO/LI, LI/RO ED CHS CHS CHB Ucc CO P, G CS	Шина данных A (ввод/вывод) Шина данных В (ввод/вывод) Микрокоманда Вход переноса Общий Признак нуля Тактовый сигнал Переполнение Выдвигаемый разряд Входы/выходы при сдвиге Разрешение выдачи Выбор сгаршей микросхемы Управление инверсией старше- го разряда +5 В Выход переноса Распространение, генерация переноса Выбор микросхемы
	I]

торых имеет четыре разряда, и выполнена на триггерах, переключение которых из одного состояния в другое осуществляется сигналом потенциального типа и не зависит от его фронта. Выбор необходимого регистра матрицы как в режиме записи, так и в режиме считывания осуществляют дешифраторы канала А и В. Задание необходимого адреса регистра осуществляется подачей двоичного кода на входы

ААО—ААЗ — для канала А, АВО—АВЗ — для канала В.

Устройства управления режимом работы каналов A и B в зависимости от сочетания управляющих сигналов RA, ECA, WA и RB, ECB, WB, поступающих на их входы, обеспечивают следующие режимы работы: запись по каналу A; запись по каналу B; одновременную запись по каналам A и B; считывание по каналам A; считывание по каналам A и B; запись по каналу B; одновременное считывание по каналам A и B; запись по каналу A и считывание по каналам B. Причем необходимо учитывать, что при выполнении записи по какому-либо каналу усилители считывания этого канала должны быть установлены в состояние «Выключено», а запись информации с обонх каналов по одному адресу приводит к неопределенности результата.

Двунаправленные усилители записи/считывания каналов A и В обеспечивают прием входной информации в режиме записи с 4-разрядной двунаправленной шины DA или DB и выдачу информации на эти же шины в режиме считывания. Усилители записи/считывания каналов A и В имеют на выходе состояние «Выключено», установка которого осуществляется подачей на вход RA или RB «Считывание» напряжения высокого уровня. Назначение выводов КР1802ИР2 при-

ведено в табл. 3.42.

Таблица 342

Номер вывода	Сбозначение	Назначение
1-4 13-16 5-8 20-17 9, 21 10, 22 11, 23 12 24	AA0—AA3 AB0—AB3 DA0—DA3 DB0—DB3 RA. RB ECA, ECB WA, WB GND	Шина адреса канала А Шина адреса канала В Шина ввода/вывода данных канала А Шина ввода/вывода данных канала В Считыванне каналов А, В Разрешение каналов А, В Запись каналов А, В

3.6.3. Микросхема КР1802ВР1

Микросхема КР1802ВР1 представляет собой арифметический расширитель (АР) и предназначена для построения устройств, выполияющих сдвиги (арифметические, логические, циклические, влево, вправо, расширенные) и поиск левого единичного бита. Арифметический расширитель обеспечивает сдвиг за один цикл на произвольное число




Рис. 3 38. Структурная схема КР1802ВР1

разрядов, которое предварительно может устанавливаться в пределах 0...15. Структурная схема АР представлена на рис 3.38.

Прием входной информации и выдача результата осуществляются через двунаправленную 16-разрядную шину D0—D15. Ввод параметра сдвига (число разрядов, на которое необходимо произвести сдвиг) может производиться с шины SHI или с шины SHB в зависимости от значения сигнала SSH «Выбор параметра сдвига». Входная информация и параметр сдвига по тактовому сигналу СLК фиксируются в соответствующих регистрах.

Вид выполняемой операции (тип сдвига или поиск левого единичного бита) задается кодом микрокоманды MNS0-MNS2 и значением старшего разряда регистра параметра сдвига, поступающими на дешифратор микрокоманд. Схема сдвига производит сдвиг входной информации, хранящейся в регистре данных, на число разрядов, указанное в регистре параметра сдвига, и через схему выдачи результата и буфер результата выдает обработанную информацию на шину D0-D15. Буфер результата имеет на выходе состояние «Выключено», управление которым осуществляется сигналом ED «Разрешение выдачи». При арифметических сдвигах вправо в схеме имеется возможность размножения знака. При выполнении различных типов сдвигов выдвигаемые разряды поступают в регистр расширения, позволяя увеличить разрядность сдвигаемого слова. При выполнении микрокоманды «Поиск левого единичного бита» входная ин-Формация из регистра данных поступает на схему поиска левой единицы, которая анализирует ее и определяет номер первого разряда, находящегося в состоянии «1» (отсчет ведется от старшего 15-го разряда). Результат понска выдается 5-разрядным кодом через схему выдачи результата и буфер парамстра сдвига на двунаправленную шниу SHB0—SHB4. Буфер параметра сдвига имеет на выходе состояние «Выключено», управление которым осуществляется сигналом ED. Кроме того, схема поиска левой единицы при отсутствии единицы во входной информации формирует сигнал, который, поступая на схему выдачи признака, вырабатывает сигнал F «Признак». При операциях сдвига схема выдачи признака производит выдачу на вывод F последнего из выпадаемых разрядов. Вся информация, выдаваемая со схемы выдачи результата, анализируется схемой признака иуля, и при равенстве нулю всех разрядов формируется сигнал ZR «Признак иуля».

Схема анализа переполнения вырабатывает сигнал OV «Переполнение» при сдвигах влево, если хотя бы один выпадаемый разряд при арифметическом сдвиге не равен старшему разряду результата. Кроме того, она выдает знак 15-го разряда входной информации при поиске левой единицы и определяет потерю единиц при логических, расширенных и циклических сдвигах влево. Назначение выводов

КР1802ВР1 приведено в табл. 3.43.

Таблица 3.43

Номер вывода	Обозн а чение	Назначение
2—10, 12—18 36—33, 31 38—12 1, 11, 22 19 20 21 23 24 25 26 27—29 32 37	D0—D15 SHI0—SHI4 SHB0—SHB4 GND ZR CLK OV F ED CS WR MNS0—MNS2 U _{cc} SSH	Шина данных (ввод/вывод) Параметр сдвига Параметр сдвига/левая единица Общий Признак нуля Тактовый сигнал Персполнение Признак Разрешение выдачи Выбор микросхемы Разрешение записи Микрокоманда +5 В Выбор параметра сдвига

3.6.4. Микросхема КР1802ВВ1

Микросхема КР1802ВВ1 представляет собой схему обмена информацией (ОИ) и предмазначена для использования в качестве коммутатора каналов, причем в одном из каналов имеется возможность организации режима двоичного счетчика. Структурная схема КР1802ВВ1 представлена на рис. 3.39.

Ввод/вывод информации осуществляется по четырем независимым 4-разрядным каналам A, B, C, X, причем режим обмена по каждому каналу задается независимо от режима обмена других каналов. Разрешение обмена информацией между шинами A, B, C, X, запись




Рис. 3 39. Структурная схема КР1802ВВ1

ее в регистры и считывание на выходные шины обеспечиваются при подаче на соответствующие входы ЕСА, ЕСВ, ЕСС, ЕСХ «Разрешение обмена» напряжения низкого уровия. Выбор регистра, с которым будет происходить обмен информацией, осуществляется дешифраторами каналов в зависимости от подаваемого кода адреса: ААО, АА1—для канала А; АВО, АВІ—для канала В; АСО, АСІ—для канала С; АХО, АХІ—для канала Х.

Регистры A, B, C реализованы на D-триггерах типа «Защелка» и предназначены для записи, хранения и считывания информации, поступающей по двунаправленным 4-разрядным шинам DA, DB, DC. Регистр/счетчик X реализован на D-триггерах типа M-S с записью

информации по фронту сигнала, подаваемого на его вход С.

Тип обмена для каждого канала — запись или считывание — задается подачей соответственно на входы WA, WB, WC, WX «Запись» или входы RA, RB, RC, RX «Считывание» сигналов низкого уровня. Регистр X помимо режима обмена информацией с любым каналом обеспечивает режим двоичного счетчика, при котором счет осуществляется по сигналу, подаваемому на вход CI «Вход переноса». Выход счетчика выдается на вывод СО «Выход переноса», что позволяет при использовании нескольких микросхем КР1802ВВ1 организовать многоразрядный счетчик с последовательным переносом. При этом

необходимо учитывать, что для правильного выполнения операции счета не допускается при подаче положительного фронта сигнала на вход С1 подавать хотя бы на одну из адресных шин код, опреде.

ляющий адрес регистра Х.

Микросхема позволяет производить непосредственную передачу информации с одной шины на другую через любой регистр, кроме регистра X. Осуществляется это подачей управляющих сигналов таким образом, чтобы запись информации с шины источника и чтеные информации на шину приеминка производились с одного и того же регистра. Если в любой из регистров произведена запись информации с одной из шин и одновременно на адресных входах других шин установлен код, определяющий тот же регистр, и задан режим записи, то в регистр запишется результат поразрядной операции ИЛИ с информацией на этих шинах. Содержимое регистров X и A сравнивается схемой сравнения, и при их равенстве вырабатывается признак сравнения F. Назначение выводов КР1802ВВ1 приведено в табл. 3.44.

Таблица 3.44

Номер вывода	Обозна чение	Назначение
1, 42 3, 2 5, 4 14, 13, 7, 6 12, 10, 9, 8 11, 38 25, 26, 15, 16 24, 22, 19, 17 23, 21, 20, 18 27 28 32 39 41, 40	AB0, AB1 AC0, AC1 AX0, AX1 DC0—DC3 DX0—DX3 GND RA, RB, RC, RX ECA, ECB, ECC, ECX WA, WB, WC, WX CI F Ucc CO AA0, AA1	Шина адреса канала В Шина адреса канала С Шина адреса канала Х Шина ввода/вывода данных канала С Шина ввода/вывода данных канала Х Общий Считывание каналов А, В, С. Х Разрешение обмена с каналами А, В, С, Х Запись в каналы А, В, С, Х Вход переноса Признак сравнения +5 В Выход переноса Шина адреса канала Л

3.6.5. Микросхема КР1802ВРЗ

Микросхема КР1802ВРЗ представляет собой быстродействующий параллельный умножитель 8×8 разрядов, предпазначенный для умножения кодов (чисел без знака) и чисел со знаком, представленчых в дополнительном коде. Числа могут быть как целыми, так и меньше единицы. Умножитель является устройством модульного типа, обеспечивающим построение умножителей с любой разрядностью операндов, кратной 8. Структурная схема умиожителя представлена на рис. 3.40.

Множимое, подаваемое на шину ХО-Х7, и множитель, поступаю-




Рис. 3.40. Структурная схема КР1802ВР3

щий на шину Y0—Y7, запоминаются соответственно в регистре множимого и регистре множителя. Регистры выполнены на D-триггерах с записью информации по фронту сигналов CLKX и CLKY соответственно. Управляющие сигналы НВХ и НВУ указывают, что умножение

Таблица 3.45

Номер вывода	Обозначение	Назначение
22—29 31 36—42, 1 34 21—12, 10—5 2	X0—X7 HBX Y0—Y7 HBY P0—P15 STB	Множимое Знак множимого Множитель Знак множителя Выходы произведения Управление записью в регистр произведения Синхронизация записи в регистр
4 11 30 32 33 35	ED GND CLKX Ucc RND CLKY	произведения Разрешение выдачи Общий Синхронизация записи в регистр множимого +5 В Округление Син\ронизация записи в регистр множителя

производится над кодами (при высоком уровне напряжения на входах НВХ и НВУ) или над числами со знаком, представленными дополнительным кодом (при низком уровне напряжения на входах НВХ

и HBY).

Блок умножения представляет собой комбинационную схему, выполняющую умножение двух 8-разрядных чисел и одновременное округление результата. Округление произведения до 16 разрядов выполняется при установке триггера округления в «1», что осуществляеется по фронту сигнала СLКХ или СLКУ при наличии на входе RND «Округление» напряжения высокого уровия. Результат умножения по фронту сигнала СLКР и при наличии сигнала STB «Управление записью в регистр произведения» записывается в 16-разрядный регистр произведения и через выходной буфер, управляемый сигналом ED «Разрешение выдачи», выдается на выходную шину РО—Р15. При подаче на управляющий вход ED сигнала высокого уровня выходной буфер устанавливается в состояние «Выключено». Назначение выводов КР1802ВРЗ приведено в табл. 3.45.

3.6.6. Микросхема КМ1802ВР4

Микросхема КМ1802ВР4 представляет собой быстродействующий параллельный умножитель 12×12 разрядов, предназначенный для умножения кодов (чисел без знака) и чисел со знаком, представленных в дополнительном коде. Числа могут быть как целыми, так и меньше единицы. Умножитель является устройством модульного типа, обеспечивающим построение умножителей с любой разрядностью операндов, кратной 12. Структурная схема умножителя пред-

ставлена на рис. 3.41.

Регистр множимого служит для хранения разрядов множимого X0—X11 и управляющего сигнала НВХ. Регистр множителя служит для хранения разрядов множителя Y0—Y11 и управляющего сигнала НВУ. Управляющие сигналы НВХ и НВУ указывают, что умножение производится над кодами (при низком уровие напряжения на въодах НВХ и НВУ) или над числами со знаком, представленными дополнительным кодом (при высоком уровие напряжения на входах НВХ и НВУ). Регистры множимого и множителя выполнены на D-григгерах с записью информации по фронту сигналов СГКХ и СГКУ соответственно.

Блок умножения представляет собой комбинационную матрицу, в которой формируются частичные произведения от поразрядного умножения множимого на множитель, суммируются с соответствующими весами, и результат корректируется при действии над числами

со знаком.

Операция округления выполняется одновременно с суммированием произведений прибавлением единицы в старший разряд отбрасываемой части, т. е. дополнительной задержки не вносит. Округление производится при подаче сигнала RND «Округление», который по фроиту сигнала CLKX или CLKY записывается в триггер округления.

С помощью сдвигателя, управляемого сигналом RS, произведение в соответствующем формате подается на регистры младшей и старшей части произведения. Запись в регистры младшей и старшей части произведения по фронту сигналов СLKL и СLKM соответствению в случае, если STB=0. При STB=1 сигналы СLKL и СLKM блокируются, при этом D-триггеры регистров произведения




Рис. 3.41. Структурная схема КМ1802ВР4

Таблица 3.46

Номер вывода	Обозна чение	На зна чение
8-1, 64-61 56-51, 47-42 9-20, 29-40 21, 22 23, 24 25 26 27, 28 41 48-50 57 58 59, 60	X0—X11 Y0—Y11 P0—P23 EDL, EDM GND STB RS CLKL, CLKM HBY Ucc HBX RND CLKX, CLKY	Множимое Множитель Выходы произведения Разрешение выдачи младшей и старшей части произведения Общий Управление записью в регистр произведения Управление сдвигом вправо старшей части произведения Синхронизация записи в регистры младшей и старшей части произведения Знак множителя +5 В Знак множимого Округление Синхронизация записи в регистры множимого, множителя

становятся потенциальными — «проэрачны», и информация с регистров произведения через буферы произведения передается на выходы РО—Р23. Управление буферами младшей и старшей части произведения осуществляется соответственно сигналами EDL и EDM «Разрешение выдачи». При высоком уровне этих сигналов выходище буферы устанавливаются в состояние «Выключено». Назначение выводов КМ1802ВР4 приведено в табл. 3.46.

3.6.7. Микросхема КМ1802BP5

Микросхема КМ1802ВР5 представляет собой быстродействующий умножитель 16×16 разрядов, предназначенный для умножения кодов (чисел без энака) и чисел со зпаком, представленных в дополнительном коде. Числа могут быть как целыми, так и меньше единицы. Умножитель является устройством модульного типа, обеспечиваюшим построение умпожителей с любой разрядностью операндов. кратной 16. Структурная схема KM1802BP5 приведена на рис. 3 42. Назначение основных узлов микросхемы и управляющих сигналов соответствующим **узлам** Н сигналам микросхечы аналогично КМ1804ВР4. Исключение составляет шина множителя РУО-РУ15, которая с целью уменьшения числа используемых выводов в микросхеме КМ1802ВР5 сделана двупаправленной и предназначена для ввода множителя Ү0—Ү15, так и для вывода младшей части произведения. Округление произведения до 16 разрядов выполняется при установке триггера округления в «1», что осуществляется по фроту




Рис. 3.42. Структурная схема КМ1802ВР5

сигнала СLKX или СLKY при наличии на входе RND «Округление» напряжения высокого уровня. Назначение выводов KM1802BP5 приведено в табл 3.47.

Таблица 3.47

Номер вывода	Обозна чение	Назначение
5-1, 64-54 9-24 25-40 6, 42 7, 41 8, 53 43 44 45-47 48, 49	P16—P31 EDL, EDM CLKL, CLKM CLKY, CLKX RS STB GND Ucc	Множимое Множитель/выходы произведения Выходы произведения Разрешение выдачи младшей и старшей части произведения Синхронизация записи в регистры младшей и старшей части произведения Синхропизация записи в регистры множителя, множимого Управление сдвигом вправо старшей части произведения Управление записью в регистр произведения Общий +5 В
5 0, 51 52	HBY, HBX RND	Знак множителя, множимого Округление

3.6.8. Микросхема КР1802ИМ1

Микросхема КР1802ИМ1 представляет собой устройство для суммирования (вычитания) четырех 4-разрядных операндов. Предусмотрена возможность расширения разрядности операндов до любого

числа разрядов, кратного четырем.

Структурная слема КР1802ИМ1 представлена на рис. 3.43. Управляемые блоки инверсии служат для выработки инверсного кода операнда, поступающего на информационные входы DA, DB, DC, DD. Так как информация, поступающая на входы DA, DB, DC, DD, представлена в инверсном коде, то при выполнении операции «Сложение» на блоках инверсии происходит ее повторное инвертирование и на соответствующие регистры и суммирующую матрицу входные операнды поступают в прямом коде. Инвертирование входных данных происходит при подаче на вход ОР «Управление операцией» сигнала низкого уровня. Вычитание операндов выполняется по принципу сложения уменьшаемого с дополнительным кодом вычитаемого. Дополнительный код вычитаемого формируется путем прямой передачи на вход суммирующей чатрицы через блоки инверсии входной информации, представленной в инверсном коде, и при наличии на соответствующем входе переноса CA1, CB1, CC1, CD1 сигнала высокого уровня. Работа каждого из блоков инверсии разрешается при наличии




Рис. 3,43. Структурная схема КР1802ИМ1

сигнала низкого уровня на соответствующем входе ED «Разрешение». Регистры A, B, C, D выполнены на двухтактных D-триггерах с записью ииформации в первую и вторую ступень соответственно по низкому и высокому уровням напряжения на входе CLK «Синхронизация записы». Вторая ступень регистра имеет вход управления STE «Управление записью операндов», который дает возможность исключить регистр данных как запоминающий элемент, делая его «прозрачным» при высоком уровне папряжения на входе STB и низком уровне папряжения па входе CLK.

Суммирующая матрица предсгавляет собой комбинационную схему, выполняющую операцию суммирования четырех 4-разрядных чисел и входных переносов СА1, СВ1, СС1, СD1 с выделением признака переполнения ОV и сигналов простых СО и ускоренных пере-

посов Р, G.

Регистр результата служит для хранения результата суммирования и признака переполнения и выполнен аналогично регистра А. В. С. D. Результат суммирования с регистра результата через выходной буфер, имеющий состояние «Выключено», выдается на шину

DS. Перевод выходного буфера в состояние «Выключено» осуществляется сигналом EDS «Разрешение выдачи» высокого уровня. Одновременно схема формирования признака нуля вырабатывает сигиал высокого уровня ZR при равеистве нулю результата суммирования. Назначение выводов КР1802ИМ1 приведено в табл. 3.48.

Таблица 3.48

Номер вывода	Обозначение	Назна чение
29, 33, 38, 42 30, 34, 39, 43 31, 35, 40, 44 28, 32, 37, 41 45—48 27—24 23—20 3—6 17—14 1, 18 2, 19 7, 8	DA0—DA3 DB0—DB3 DC0—DC3 DD0—DD3 OPA, OPB, OPC, OPD EDA, EDB, EDC, EDD CAI, CBI, CCI, CDI CAO, CBO, CCO, CDO DS0—DS3 CLK, CLKS STB, STBS P. G HB OV ZR GND EDS CCC CCC CCC CCC CCC CCC CCC CCC CCC C	Шина данных канала А Шина данных канала В Шина данных канала С Шина данных канала С Шина данных канала D Управление операцией в кана- лах А, В, С, D Разрешение каналов А, В, С, D Входы переносов каналов А, В, С, D Выходы переносов каналов А, В, С, D Результат Синхронизация записи операн- дов, результата Управление записью операндов, результата Распространение, генерация пе- реноса Знак результата Переполнение Признак нуля Общий Разрешение выдачи +5 В

3.7. Микропроцессорный комплект серии КМ(КР)1804

Микропроцессорный комплекс серии КМ1804 выполнен на основе биполярной технологии ТТЛШ и предназначен для построения быстродействующих вычислительных устройств, контроллеров различного назначения, микроЭВМ с различными системами команд, измерительных систем.

Возможность параллельного наращивания разрядности, микропрограммный способ управления, совместимость с ТТЛ- и ТТЛШ-сериями, непрерывно расширяющаяся номенклатура позволяют использовать данный МПК в качестве элементной базы для разработок самого разнообразного назначения.

Все микросхемы, входящие в МПК серии КМ(КР)1804, предпазначены для работы в днапазоне температур —10...+70 °С и имеют

напряжение питания 5 B±5 %.

Ниже приведены функциональный состав МПК серии КМ1804 и основные параметры микросхем, входящих в комплект,

Микропроцессорная секция параллельной обработки информации КМ1804BC1

4 - p j.	
Число каналов ввода информации	3 1 4 16 4 9 2 ^{tn*} ≥100 ≤1470
Микропроцессорная секция параллельной обра информации КМ1804ВС2	:ботк и
Число каналов ввода информации	3 2
мании	4
мации	16
4uc/0 POII	
Разрядность РОН	4
Разрядность микрокоманды	9
	21n*
Объем адресуемой памяти, слов	
Длительность цикла тактовых сигналов, ис	≥ 104
Потребляемая мощность, мВт	≤1837
Схемы управления адресом микрокоманды КМ1804 и КМ1804ВУ2	ВУ1
Число каналов ввода информации:	_
KM1804BY1	3
KM1804BV1	1
Huana Managan nundan muhanmann	ī
Число каналов вывода информации	-
Разрядность капалов ввода и вывода информации .	4
Объем адресуемой памяти слов	24n*
Объем адресуемой памяти, слов	_
время передачи информации от входа тактового сиг-	
нала до выхода, нс	<102
нала до выхода, нс	≪683
	-
Схема управления следующим адресом КМ1804В	V3
Число формируемых управляющих микрокоманд .	16
Число входов	5
Число вы одов	8
The first bulk of the first section of the first se	
Время передачи информации от входа до выхода, нс	<60
Потребляемая мощность, мВт	≪ 60 !
Схема управления последовательностью микроком КМ1804ВУ4	
Объем адресуемой памяти, слов	$40^{\circ}5$
Department and a service and a	12
Разрядность адреса	_
COBEM CTERA, CHOB	5
Число выполняемых микроинструкций	16
The same state of the same sta	-

Время передачи информации от входа тактового сигнала до выхода, нс	≤125 ≥1806
Параллельный регистр КМ1804ИР1	
инсло каналов вывода информации	1 2 4
нала до выхода, нс	<21 <683
Схема ускоренного переноса КМ1804ВР1	
Число разрядов Время передати информации от входа до выхода, нс Потребляемая мощность, мВт	4 ≤19 ≤57 2
Схема управления состоянием и сдвигами КМ1804В1	2
Число каналов ввода информации	2 1
мации	4 13 32
Время передачи информации от тактового сигнала до выхода условия, нс	≼58 ≼167 0
Магистральный приемопсредатчик КМ1804ВА1	
Число каналов вывода пиформации	2 1 1
	4 ≪4 2 ≪52 5
Магистральный приемопередатчик ҚМ1804ВА2	
Число каналов вывода информации	1 1 1
информации . Контроль четности	4 Имеется ≪44
Потребляемая мощность, мВт	≪ 600

Магистральный приемопередатчик КМ1804ВАЗ	
Число каналов ввода информации	
информации	
Параллельный регистр КМ1804ИР2	
Число разрядов	
время передачи информации от входа тактового сигнала до выхода, нс	
Параллельный двунаправленный регистр КМ1804НРЗ	
Число каналов ввода/вывода информации 2 Разрядность каналов ввода/вывода информации 8 Время передачи информации от входа тактового сиг-	
нала до выхода, нс	
Генератор тактовых импульсов КМ1804ГГ1	
Число выходных фаз 4 Число режимов работы 4 Частота опорного генератора, МГц ≪30 Потребляемая мощность, мВт ≪600	
Схема векторного приоритетного прерывания КМ1804ВН1	
Число запросов прерывания 8 Разрядность вектора прерывания 3 Число разрядов микрокоманды 4 Время передачи информации от входа тактового сиг-	
нала до выхода сигнала «Прерывание», нс	
Расширитель приоритетного прерывания КМ1804ВРЗ	
Число входов	
Секция управления адресом программной памяти КМ18С4ВУ	5
Число каналов ввода информации	00

Схема обнаружения и коррекции ошибок КМ1804В	Ж1
Число каналов ввода/вывода информации	2 8
разрядность входной и выходной шин контрольных	7
битов Время передачи информации от входа до выхода, ис	√61 42000
Потребляемая мощность, мВт	≪ 200 0

^{*} п - число используемых миъросхем.

Микросхемы серин КМ1804 выполнены в металлокерамических корпусах типа: 201.16-13 — КМ 1804ВУЗ, KM1804BP1, КМ1804ИР1: 2140 O.20-2 — KM1804BY2, KM1804BA2, KM1804BP3: 2108.22-1 --км1804ИР2: 2120.24-1 — KM1804BA1, KM1804BA3, KM1804ΓΓ1; 2121.28-6 - KM1804BVI; КМ1804ИР3, KM1804BY5: 2123.40-6 **—** KM1804BC1, KM1804BP2, КМ1804ВУ4, KM1804BH1; 2126.48-1 — KM1804BC2, KM1804BЖ1.

Значительная часть МПК серпи К1804 выпускается в пластмассовых корпусах. Такие микросхемы имеют обозначение КР1804... Их функциональное назначение и параметры соответствуют аналогичным

по наименованию типономиналам МПК серии КМ1804.

Микросхемы серии КР1804 выполнены в пластмассовых корпусах типа: 201.16-16 — КР1804ВУЗ, КР1804ВР1, КР1804ИР1; 2140.20-1 — КР1804ВУ2, КР1804ВА2, КР1804ВР3; 239.24-7 — КР1804ВА1, КР1804ВА3, КР1804ГГ1; 2121.28-4 — КР1804ВУ1; 2123.40-1 — КР1804ВС1, КР1804ВР2, КР1804ВУ4, КР1804ВН1.

3 7.1. Микросхема KM1804BC1

Микросхема КМ1804ВС1 представляет собой 4-разрядную микропроцессорную секцию, предназначенную для построения блоков обработки цифровой информации с разрядностью, кратной 4. Структурная схема КМ1804ВС1 представлена на рис. 3 44. Рассмотрим на-

значение основных узлов и принцип их взаимодействия.

Арифметическо-логическое устройство выполняет арифметические операции (сложение, вычитание с формированием сигналов переноса и состояния). логические операции (И, ИЛИ, ИСКЛЮЧАЮ-ЩЕЕ ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ—НЕ), положительные и отрицательные приращения над операндами, поступающими с селектора входных данных. Тип выполняемой АЛУ микрокоманды кодом, подаваемым на входы MNSO—MNS8, причем разряды MNSO— MNS2 определяют источник входной информации в АЛУ, разряды MNS3-MNS5 — выполняемую функцию, а разряды MNS6-MNS8 приемник результата. Код микрокоманды поступает в блок управления, который в соответствии с выполняемой микрокомандой формырует комплекс сигналов, управляющих работой различных узлов микросхемы. Источником информации для АЛУ могут быть регистры А, В, Q и информация, поступающая с шины данных D0—D3. Выбор входных операндов осуществляет селектор входных данных. Результат выполнения операции через селектор выходных данных выдается на шину Ү0—Ү3. При выполнении определенных микрокоманд иа шину Ү выдается содержимое регистра А. Сигнал ЕУ «Разрешение выходов У» управляет выходами Y0-Y3. При подаче на вход ЕУ напряжения




Рис. 3.44. Структурная схема КМ1804ВС1

высокого уровня выходы Y0—Y3 переводятся в состояние «Выключено» При выполнении определенных микрокоманд одновременно с выдачей результата на выходную шину Y производится запись результата из АЛУ через соответствующий сдвигатель в блок РОН или в регистр Q.

Блок РОН состоит из шестнадцати 4-разрядных регистров и позволяет осуществлять обращение одновременно и независимо к двум регистрам, адресуемым кодами, поступающими по шинам АА и АВ Сдвигатель АЛУ обеспечивает запись в блок РОН результата АЛУ непосредственно или со сдвигом вправо или влево на 1 разряд.

Регистр Q — 4-разрядный промежуточный регистр, предназна-

ченный для хранения результата операции. Запись информации в регистр Q осуществляется через его сдвигатель либо испосредствению с выхода АЛУ, либо из регистра Q со сдвигом вправо или влево на 1 разряд. Для организации сдвига информации в регистре Q и РОН используются соответственно входы/выходы РQ0, РQ3 и РР0, РR3 При выполиении арифметических и логических операций АЛУ формирует ряд признаков: Z «Признак нуля», F «Сгарший разряд результата», ОV «Переполнение», СО «Выход переноса», которые выдаются на соответствующие выводы микросхемы. Работа различных узлов микросхемы синхронизируется одним тактовым сигналом СLК. Назначение выводов КМ1804ВС1 приведено в табл. 3.49.

Таблипа 3.49

Номер вывода	Обозначение	Назначение
4—1 17—20 25—22 12—14, 26, 28, 27, 5, 7, 6 36—39 8, 9, 16, 21 10 11 15 29 30 31 32, 35 33 34 40	AA0—AA3 AB0—AB3 D0—D3 MNS0—MNS8 Y0—Y3 PR3, PR0, PQ3, PQ0 Ucc Z CLK CI GND F G, P CO OV EY	Шина адреса канала А Шина адреса канала В Входная шина данных Микрокоманда Выходная шина Входы/выходы сдвига +5 В Признак нуля Тактовый сигнал Вход переноса Общий Старший разряд результата Генерация, распространение псреноса Выход переноса Персполнение Разрешение выходов Y

3.7.2. Микросхема КМ1804ВС2

Микросхема КМ1804ВС2 представляет собой 4-разрядную микропроцессорную секцию параллельной обработки информации и предназначена для построения операционных блоков вычислительных устройств с разрядностью, кратной 4. Микросхема КМ1804ВС2 по сравнению с микросхемой КМ1804ВС1 выполняет большее число арифметическо-логических функций и дополнительно реализует 9 специальных функций, таких как умножение без знакл, умножение и деление в дополнительном коде, умножение и деление в дополнительном коде, умножение и деление в дополнительном коде с коррекцией, увеличение числа на 1 или 2, преобразование числа со знаком в дополнительный код, нормализация слова обычной и двойной длины. Использование специальных функций позволяет существеьно повысить быстродействие систем. построенных на основе микросхем КМ1804ВС2, и сэкономить объем требуемой памяти




Рис. 3.45. Структурная схема КМ1804ВС2

программ. Кроме того, микросхема КР1804ВС2 обеспечивает возможность расширения файла РОН и осуществляет контроль четности. Структурная схема КМ1804ВС2 приведена на рис. 3.45.

Особенностью микросхемы KM1804BC2 является необходимость программирования местоположения секции: младшая, средняя, старшая, что осуществляется подачей напряжения определенного уровня

на выводы LS и W/MS «Управление относительным положением» Отдельные выводы микросхемы в зависимости от ее местоположения имеют различное назначение. Рассмотрим назначение основных узлов. Арифметическо-логическое устройство выполняет арифметические, логические и специальные микрокоманды над операндами, поступающими с мультиплексоров А и В. Мультиплексор А передает на вход АЛУ информацию с шины данных DA или с блока РОН через регистр А; мультиплексор В — с шины данных DB, с регистра О и с блока РОН через регистр В. Различные сочстания источников информации, поступающей на вход АЛУ, определяются управляющими сигналами EA «Разрешение шины DA», MNSO «Микрокоманда 0 разряд» и EB «Разрешение выходов DB». В зависимости от выполняемой микрокоманды АЛУ вырабатывает сигналы состояния P, G, OV, F, CO, причем выводы сигналов P/OV и G/F совмещены и назначение этих выводов зависит от местоположения микропроцессорной секции Для старшей секции эти выводы имеют назначение OV «Переполнение» и F «Старший разряд результата»; для остальных секций выводы P/OV и G/F являются выходами генерации С и распространения Р переносов.

Информация с выхода АЛУ поступает на сдвигатель регистра Q и сдвигатель АЛУ, управляемый сигналом ЕУ «Разрешение выходов Y». Сдвигатель АЛУ обеспечивает передачу результата без сдвига и со сдвигом вправо чли влево на 1 разряд При наличии на входе ЕУ напряжения нихого уровня информация с АЛУ поступает на выходную шину Y0—Y3 или записывается в блок РОН. При высоком уровне напряжения на входе ЕУ выходы сдвигателя АЛУ переволятся в состояние «Выключено», и шина Y может использов тъ-

ся как входчая шина данных для записи в блок РОН.

Формирователь признака нуля вырабатывает сигнал Z «Признак нуля», если содержимое АЛУ или содержимое регистра Q или того и другого равно нулю. При выполнении искоторых специальных мик-

рокоманд вывод Z является входом.

Блок РОН состоит из лестнадцати 4-разрядных регистров, каждый из которых может быть как источником операндов, так и местом записи результата Блок РОН имеет две 4-разрядные адресные шины ААО-ААЗ и АВО-АВЗ. Адреса АА и АВ могут поступать из полей микрокоманды или из других блоков; данные — с выхода сдвигателя АЛУ или с двунаправленной шины Ү. Запись информации в блок РОН производится только по адресу АВ при наличии на входах EWR «Разрешение записи» и CLK «Тактовый сигнал» напряжения низкого уровня. Считывание информации из блока РОН может производиться одновременно по адресам АА и АВ. Если на адресных входах установлены одинаковые адреса, то в регистры А и В считывается одна и та же информация. Управление передачей информации через регистры A и В осуществляется сигналом СLK. Регистр В в от ичие от регистра А имеет на выходе состояние «Виключено», управление которым осуществляется сигналом ЕВ «Разрешение выходов DB». При высоком уровне напряжения на входе EВ выводы регистра В переводятся в состояние «Выключено», и шина DB может использоваться для ввода данных в АЛУ

Регистр Q— 4-разрядный рабочий регистр, служащий источником операнда для АЛУ или приемпиком информации через сдвигатель регистра Q с выходов АЛУ или с собственных выходов Запись информации в регистр Q производится по положительному фронту сигнала CLK при наличии на входе EMNS «Разрешение микрокомаиды»

Номер выгода	Обозначение	Назначение
30-27 44-47 3-6 23-26 16-19 42, 41, 7-9,	AA0—AA3 AB0—AB3 DA0—DA3 DB0—DB3 Y0—Y3 MNS0—MNS8	Шина адреса канала А Шина адреса канала В Входная шина данных DA Шина ввода/вывода данных DB Шина ввода/вывода данных Y Микрокоманда
35—32 2 10 11 12	EA CI CO P/OV	Разрешение шины DA Вход перепоса Выход переноса Распространение переноса/переполнение
13 14	GND G/F EY	Общий Генерация переноса/старший разряд результата Разрешение выходов Ү
22 31 36 37 38 39, 40	PQ0, PF0, PF3, PQ3 Z EB Ucc EWR EMNS LS, W/MS	Зходы/выходы сдвига Признак нуля Разрешение выходов DB -5 В Разрешение записн Разрешение микрокоманды Управление относительным по-
43	CLK	актовый сигнал

напряжения низкого уровня. Код микрокоманды задается сигналами MNS0—MNS8 на входе блока управления, который в соответствим с выполняемой микрокомандой формирует управляющие сигналы, поступающие на различные узлы микросхемы. Назначение выводоз KM1804BC2 приведено в табл. 3.50.

3.7.3. Микросхемы КМ1804ВУ1 и КМ1804ВУ2

Микросхема КМ1804ВУ1 предназначена для формирования адреса микрокоманды, подлежащей выполнению, и используется для создания микропрограммных устройств управления. Структурная схема КМ1804ВУ1 представлена на рис. 3.46. Рассмотрим назначение основных узлов и принцип их взаимодействия.

Блок выборки адреса формирует адрес управляющей памяти, где хранится микрокоманда, и представляет собой мультиплексор, на вход которого подается информация с различных источников: регистра адреса, стека, счетчика микрокоманд, шины данных D0—D3, маскирующей шины OR0—OR3. Управление выбором источника осуще-




Рис. 3.46 Структурная схема КМ1804ВУ1

ствляется сигналами S0, S1 «Выбор адреса». Кроме того, блок выборки адреса по сигналу ZA «Нулевой адрес» низкого уровня осуществляет переход к нутевому адресу: формирует на выходах Y0—Y3 сигиалы низкого уровня независимо от состояния остальных входов.

Адрес микрокоманды с блока выборки адреса через буфер адреса, имеющий на выходе состояние «Выключено», выдается на выходную шину Y0—Y3. Перевод буфера адреса в состояние «Выключено» осуществляется при подаче на вход ЕУ «Разрешение выходов У» напряжения инзкого уровня.

Регистр адреса представляет собой 4-разрядный регистр, построенный на триггерах D-типа. Запись информации в регистр адреса происходит по положительному фронту тактового сигнала СLК при наличии напряжения низкого уровня на входе WR «Запись». Стек, состоящий из указателя стека, накопителя стека 4×4 и схемы записи/счотывания, предназначен для хранения адреса микрокомаиды и обеспечивает переход с возвратом при выполнении микропрограммы. Стек организован по принципу памяти «магазинного» типа и может работать в трех режимах в зависимости от состояния управляющих сигналов FE «Разрешение стека» и PUP «Управление стеком»: чтение без изменения состояния указателя стека; запись адреса микрокомаиды с увеличением указателя стека на 1; выдача адреса микрокоманды с уменьшением указателя стека на 1.

Запись информации в стек производится из счетчика микро-

команд по тактовому сигналу СLК. Счетчик микрокоманд выполнен в виде 4-разрядного регистра и схемы приращения и предназначен для хранения и преобразования информации, поступающей с выхода блока выборки адреса. Управление счетчиком микрокоманд осуществляется сигналом СІ «Вход переноса». При установке на входе СІ напряжения низкого уровня адрес с блока выборки адреса передается немодифицированным и по очередному сигналу СLК будет выполняться та же микрокоманда. При поступлении на вход СІ напряжения высокого уровня в счетчик микрокоманд по положительному фронту сигнала СLК будет записываться адрес, представляющий собой выходной адрес микрокоманды, увеличенный на 1.

В микросхеме с помощью сигналов маскирования OR0—OR3 предусмотрена возможность модификации адреса на выходной шине У, Подача папряжения высокого уровия на любой из входов OR0—OR3 приводит к установке напряжения высокого уровня на соответствующем выходе. Назначение выводов KM1804By1 приведено в табл. 3.51.

Назначение микросхемы КМ1804ВУ2, состав ее основных узлов и принцип их взаимодействия в основном, те же, что и микросхемы КМ1804ВУ1. Структурная схема КМ1804ВУ2 представлена на рис. 3.47. Отличие состоит в том, что в микросхеме КМ1804ВУ2 отсутствует маскирующая шина ORO—OR3 и входы регистра адреса объединены внутри микросхемы с информационными входами и вы-




Рис. 3.47. Структурная схема КМ1804ВУ2

Номер вывода	Обозначениз	эмнэганка П
5—2 12, 10, 8, 6 13, 11, 9, 7 18—21 1 14 15 16, 17 22 23 24 25, 26 27 28	R0—R3 OR0—OR3 D0—D3 Y0—Y3 WR GND ZA S0. S1 EY CI CO FE, PUP CLK Ucc	Шина регистра адреса Маскирующая шина Входная шина данных Выходная шина адреса Запись Общий Нулевой адрес Выбор адреса Разрешение выходов У Вход переноса Выход переноса Управление стеком Тактовый сигнал +5 В

ведены на выводы D0—D3. Микросхемы КМ1804ВУ1 и КМ1804ВУ2 выполнены в разных корпусах. Назначение выбодов КМ1804ВУ2 приведено в табл 3.52.

Таблица 3.52

Номер зывода	Обозначение	Назначение
7-4 12-15 1 2 3 8 9 10, 11 16 17 18 19, 20	D0—D3 Y0—Y3 CLK Ucc WR GND ZA S0, S1 EY CI CO FE, PUP	Входная шина адреса Выходная шина адреса Тактовый сигнал +5 В Запись Общий Нулевой адрес Выбор адреса Разрешение выходов У Вход переноса Выход переноса Управление стеком

3.7.4. Микросхема КМ1804ВУЗ

Микросхема КМ1804ВУЗ представляет собой схему управления выбором следующего адреса и предназначена для преобразования поля микрокоманды, выбранной из управляющей намяти, в комплекс сигналов, управляющих работой различных узлов блока микропрограммного управления (БМУ).




Рис. 3.48. Структурная схема КМ1804ВУЗ

Микросхему КМ1804ВУЗ целесообразно использовать совместно со КМ1804ВУ1 (КМ1804ВУ2). Причем в зависимости от необход мого объема памяти микрокоманд число используемых скем КМ1804ВУ1 (КМ1804ВУ2) можно увеличивать, Структурная схема КМ1804ВУЗ представлена на рис. 3.48 Микросхема КМ1804ВУЗ может реализовать 16 различных операций по управлению выбором следующего адреса: переход к пулевому адресу, условный переход к подпрограмме, условный возврат из подпрограммы и др. Для каждой выполняемой операции, задаваемой кодом, поступающим на входы MNS0-MNS3, микросхема в зависимости от значения признака ветвления СС формирует на выходах различные значе-

ния управляющих сигналов, которые, поступая на определенные узлы БМУ, однозначно определяют следующий адрес выполняемон микрокоманды. Назначение выводов КМ1804ВУЗ приведено в табл. 3.53.

Таблица 3.53

Номер вывода	Обозначение	Назна чение
11—14 1 2, 3 4, 5 6 7 8 9 10 15 16	MNS0-MNS3 ME PUP, FE S1, S0 CTL CTE GND PE CC EO Ucc	Микрокоманда Разрешение работы ПЛМ Управление стеком Выбор адреса Разрешение загрузки счетчика Разрешение счета Общий Разрешение регистра микро- команд Признак ветвления Разрешение выходов +5 В

3.7.5. Микросхема КМ1804ВУ4

Микросхема КМ1804ВУ4 представляет собой схему управления последовательностью микрокоманд и предназначена для формирования адреса микропрограммной памяти объемом до 4К слов. При построении БМУ микросхема КМ1804ВУ4 по своим функциональныг возможностям равнозначна использованию трех микросхем КМ1804ВУ1 (или КМ1804ВУ2) н одней микросхемы КМ1804ВУ3 Структурная схема КМ1804ВУ4 представлена на рис. 3.49. Блок




Рис. 3.49. Структурная схема КМ1804ВУ4

выбора адреса формирует 12-разрядный адрес следующей микрокоманды, который через буфер адреса выдается на выходную шину Y0—Y11. Буфср адреса имеет на выходе состояние «Выключено» и переводится в это состояние сигналом ЕУ «Разрешение выходов» высокого уровня Источником информации для блока выбора адреса могут служить регистр адреса, стек, счетчик микрокоманд и входная шина D0—D11. Управление выбором источника адреса осуществляет блок управления следующим адресом, который в зависимости от кода микрокоманды, подаваемой на входы MNS0-MNS3, выполняет 16 микроинструкций. При выполнении каждой микроинструкции одновременно с сигналами, управляющими работой отдельных узлов микросхемы, блок управления следующим адресом вырабатывает один из сигналов разрешения выбора внешиего источника адреса --VE, PE, ME, информация с которого подключается к шине D. В качестве внешнего источника мегут использоваться регистр микрокоманд, преобразователь начального адреса или адрес вектора прерывания. Выполнение большинства микроинструкций (12 из 16) зависит от некоторого условия, в качестве которого выступает либо сигнал равенства нулю содержимого регистра адреса (две микроинструкции), либо значение сигналов на входах СС «Вход условия» и ССЕ «Разремение условия», либо их совокупность

Регистр адреса, выполненный на двенадцати триггерах D-типа, предназначен для записи и храпения адреса, поступающего с шины D0—D11. Запись в регистр адреса осуществляется по положительному фронту тактового сигнала СLK при наличии напряжения низ-

кого уровня на входе WR «Запись» или при поступлении сигнала управления записью с блока управления следующим адресом. Для некоторых микрокоманд регистр адреса может выполнять функцию счетчика, сод ржимое которого уменьшается на единицу по каждому положительному фронту тактового сигнала. При этом на входе

WR должно быть установлено напряжение высокого уровня.

Стек, состоящий из указателя стека, накопителя стека и схемы записи/считывация, предназначен для хранения адреса микрокоман ды и обеспечивает переход с возвратом при выполнении микропрограммы. Изменение указателя стека, представляющего собой реверсивный счетчик, и запись в один из пяти 12-разрядных регистров, составляющих накопитель стека, происходит по положительному фронту, сигнала ССК. Управление работой стека осуществляется сигналами, вырабатываемыми блоком управления следующим адресом. Указатель стека определяет регистр накопителя стека, содержащий нифор мацию, записанную в стек последией. При записи в стек содержимое указателя стека увеличивается на 1, при считывании уменьшается на 1. Схема позволяет осуществлять любую последовательность микроинструкций для обращения к стеку. При переходе указателя стека в состояние «5» на выходе FL «Стек заполнен» формируется низкий уровень напряжения. При записи в заполненный стек состояние указателя стека не изменяется, происходит запись в тот же регистр накопителя стека, который определен его указателем.

Счетчик микрокоманд, включающий регистр счетчика микрокоманд и схему приращения, предназначен для преобразования и хранения адреса, поступающего с выхода блока выбора адреса


Таблица 3.54

Номер вывода	Обозначение	На значение
34, 36, 38, 40, 2, ⁴ , 17, 19,	D0—D11	Входиая шина адреса
21, 23, 25, 27 33, 35, 37, 39, 1, 3, 18, 20, 22, 24, 26, 28	Y0—Y11	Выходная шина адреса
12, 11, 9, 8 5 6	MNS0—MNS3 VE PE	Микрокоманда Разрешение источника адреса Разрешение источника микр
7	ME	команд Разрешение дешифратора по-
10 13 14 15 16 29 30 31	U.c. CCE CC WR FL EY GND CLK CI	манд +5 В Разрешение условия Вход условия Запись Стек заполнен Разрешение выходов Общий Тактовый сигнал Вход переноса

управление счетчиком микрокоманд осуществляется сигналом CI, причем, если CI=0, адрес с блока выбора адреса передается немодифицированным и по следующему сигналу СLК будет выполняться та же микрокоманда. Если CI=1, то в счетчике микрокоманд по положительному фроиту сигнала на входе CLK запишется адрес, представляющий собой текущий выходной адрес, увеличенный на 1. Назначение выводов КМ1804ВУ4 приведено в табл. 3.54.

3.7.6. Микросхема КМ1804ИР1

Микросхема КМ1804ПР1 представляет собой 4-разрядный регистр, предназначенный для записи и хранения информации. Структурная схема регистра представлена на рис. 3.50. Регистр состоит из четырех трингеров D-типа и четырех буферов, имеющих на выходе состояние «Выключено». Запись информации в регистр произведится с информационных входов D0—D3 по положительному фронту тактового сигнала СLК. Информация, записанная в регистр, считывается либо с прямых выходов триггеров Q0—Q3, либо с выходов буферов Y0—Y3. Считывание с буферов осуществляется при наличии на входе EY «Разрешение выходов Y» напряжения низкого уровня. При напряжении высокого уровня на входе EY выходы Y0—Y3 находятся в состоянии «Выключено». Назначение выводов КМ1804ИР1 приведено в табл. 3.55.








Рис. 3,51. Функциональная схема КМ1804BP1

Номер вывода	Обозначение	Назначение
1, 4, 12, 15	D0—D3	Входная шина данных
2, 5, 11, 14	Q0—Q3	Выходная шина Q
3, 6, 10, 13	Y0—Y3	Выходная шина Y
7	EY	Разрешение выходов Y
8	GND	Общий
9	CLK	Тактовый сигнал
16	Ucc	+5 В

3.7.7. Микросхема КМ1804ВР1

Микросхема КМ1804ВР1 представляет собой схему ускоренного переноса и позволяет организовать параллельные цепи переноса в процессоре разрядностью до 20. Функциональная схема КМ1804ВР1 представлена на рис. 3.51. На микросхему поступают до четырех пар сигналов распространения и генерации переноса РО—РЗ, GO—G3 и сигнал входного переноса СІ. Схема ускоренного переноса формирует выходные сигналы в соответствии со следующими уравнениями:

$$\begin{split} P &= P0 + P1 + P2 + P3; \\ G &= P3G3 + P2G2G3 + P1G1G2G3 + G0G1G2G3; \\ CX &= \overline{C1}G0 + P0G0; \\ CY &= \overline{C1}G0G1 + P0G0G1 + P1G1; \\ CZ &= \overline{C1}G0G1G2 + P0G0G1G2 + P1G1G2 + P2G2. \end{split}$$

Назначение выводов КМ1804ВР1 приведено в табл. 3.56.

Таблина 356

Ночер вывода	Обозначение	Назначение
4, 2, 15, 6 3, 1, 14, 5 7, 10 8 12, 11, 9 13 16	P0—P3 G0—G3 P, G GND CX, CY, CZ CI Ucc	Входы распространения пер- носа Входы генерации переноса Въходы распространения, генорации переноса Общий Выходы переноса младшей средней и старшей групп Вход переноса +5 В

3.7.8. Микросхема КМ1804ВР2

Микросхема КМ1804ВР2 представляет собой схему управления состоянием и сдвигами и предназначена для работы в составе блоков обработки данных. Микросхема производит обработку признаков состояния, поступающих из АЛУ, выполняя операции как над всем 4-разрядным словом состояния, так и над каждым битом в отдельности; формирует сигнал переноса, выбирая его из семи истопциков; организует 32 варианта сдвига (арифмстический, логический, циклический одинарной и двойной длины и т. д.); выполняет 16 операций по формированию сигнала условия. Структурная схема КМ1804ВР2 представлена на рис. 3.52.

Признаки состояния микропроцессорного устройства Z «Нуль», С «Перенос», N «Знак» и OV «Персполнение» поступают соответственно на входную шину IZ, IC, IN, IOV. Их хранение и обработка осуществляются на 4-разрядных регистрах N и М, построенных на триггерах D-типа. Запись информации в регистры N и М происходит по положительному фронту тактового сигнала СLК при наличии соответственно на входах WRN и WRM «Запись в регистры N и М»

напряжения низкого уровня.

Информация в регистр N поступает через мультиплексор регистра N. В зависимости от кода микрокоманды, поступившего на входы MNSO—MNS3, в регистр N может быть записана информация с входной шины признаков состояния или с выходов регистра М, а также могут быть записаны все «О» или все «І». Операции, выполняемые регистром N, делятся на: поразрядные, когда в любой из разрядов производится запись «О» или «І»; регистровые, когда операция осуществляется над всем словом; операции записи, при выполнении которых запись призлаков состояния с входной шины I в регистр N производится либо непосредственно, либо с модификацией, например с инверсией признака переноса.

Информация в регистр М поступает через мультиплексор регистра М и может быть записана с входной шины признаков состояния, или с двунаправленных выводов признаков состояния Y, или с выходов регистра N. Кроме того, в каждый из разрядов регистра M может быть записан «0» или «1». Так же как и регистр N, регистр Mпозволяет выполнять поразрядные операции, регистровые и запись в регистр М с входной шины признаков состояния. Управление регистровыми операциями и операциями записи осуществляется сигналами, подаваемыми на входы MNS0—MNS3 «Микрокоманда». Поразрядные операции выполняются с помощью сигналов разрешения записи EZ, EC, EN, EOV. В зависимости от значения входов MNS4, MNS5 содержимое регистра М или N, или входной шины признаков состояния через мультиплечсор поступает в буфер признаков состояния и блок проверки условий. Буфер признаков состояния при наличии на входе EY «Разрешение выходов Y» напряжения низкого уровня выдает признаки на двунаправленную шину Ү. При поступлении на вход ЕУ напряжения высокого уровня или напряжения низкого уровня на входы MNSO-MNS5 выходы буфера признаков состояния устанавливаются в состояние «Выключено», а шина У переключается в режим приема признаков.

Блок проверки условий выполняет до 16 операций над данными, поступившими с мультиплексора признаков состояния, и формирует сигнал условия, который при наличии на входе ECC «Разре-




Рис. 3.52. Структурная схема КМ1804ВР2

шение выхода СС» напряжения низкого уровия выдается на вывод СС «Условие» прямым или инверсным кодом.

Блок управления переносом осуществляет формирование выходного переноса СО от семи различных источников переноса в зависимости от значения управляющих сигналов, подаваемых на входы MNS0—MNS3, MNS5, MNS11, MNS12.

Блок управления сдвигами в зависимости от значения управляющих сигналов на входах MNS6—MNS10 формирует 32 вида сдвигов. Направление сдвига определяется входом MNS10. При высоком уровне напряжения на входе MNS10 выполняются сдвиги влево, при низком — вправо. Выводы PF0, PF3, PQ0, PQ3 — двунаправленные и в зависимости от выполняемого вида сдвига могут использоваться в качестве входов или выходов. В последнем случае возможна установка выходов в состояние «Выключено», что обеспечивается подачей на вход ES «Разрешение выходов сдвига» напряжения высокого уровня.

Номер вывода	Обозначечие	Назначени е
9, 12, 14, 16 8, 11, 13, 15 32, 31, 29, 28 18, 19, 21, 6—3, 1, 40—38, 22, 23 2, 7 10 17 20 24 25 26 27 30 33—36	IZ, IC, IN, IOV EZ, EC, EN, EOV YZ, YC, YN, YOV MNS0—MNS12 WRN, WRM Ucc CLK EY CI CO ECC CC GND PQ3, PQ0, PR3,	Признаки состояния Разрешение записи призна- ков состояния Выходы признаков состоя- ния Микрокоманда Запись в регистры N и М +5 В Тактовый сигнал Разрешение выходов Y Вход переноса Разрешение выхода СС Условие Общий Входы/выходы сдвига
37	PR0 ES	Разрешение выходов сдви- га

Блок управления представляет собой комбинационную схему, которая в соответствии с кодом поступившей микрокоманды MNS0—MNS12 формирует сигиалы, управляющие различными узлами микросхемы. Назначение выводов KM1804BP2 приведено в табл. 3.57.

3.7.9. Микросхема КМ1804ВА1

Микросхема КМ1804BA1 представляет собой 4-разрядный канальный приемопередатчик, предназначенный для применения в микропроцессорных системах в качестве буферного устройства для приема, хранения и передачи информацыи. Структурная схема КМ1804BA1 представлена на рис. 3.53.

В состав передатчика входят: мультиплексор входных данных, регистр передатчика и выходной буфер передатчика. Входные данные, подаваемые на шину DA или DB, через мультиплексор входных данных, управляемый сигналом SED, поступают в регистр передатчика. При низком уровне напряжения на входе SED производится

передача данчых с шины DA, при высоком — с шины DB.

Регистр передатчика представляет собой 4-разрядный регистр, выполненный на триггерах D-типа. с записью информации по положительному фронту тактового сигнала СLК. Информация из регистра передатчика через выходной буфер, управляемый сигналом ЕВ «Разрешение шины В», выдается на двунаправлениые выводы ВО—ВЗ. Выходной буфер имеет выходы с открытым коллектором и осуществляет передачу информации при наличии на входе ЕВ напря-




Рис. 3.53. Структурная схема КМ1804ВА1

жения высокого уровня. Приемник микросхемы КМ1804ВА1 состоит из 4-разрядного регистра, выполненного на D-триггерах тила «Зашелка», и выхолного буфера приемника, имеющего на выходе состояние «Выключено». Управление приемом и хранением информации, поступающей в регистр приемника по двунаправленной шине В, осуществляется сигналом EWR «Разрешение записи». При низком уровне сигнала EWR информация с выводов B0-B3 через регистр приемника и его выходной буфер передается на выходы DR0-DR3. При высоком уровне сигнала EWR информация, поступившая на щину В, запоминается в регистре приемника и хранится в течение всего времени, пока на выводе EWR присутствует сигнал высокого уровня. Управление выходным буфером приемника осуществляется сигналом EDR «Разрешение шины DR». При полаче на вход EDR напряжения высокого уровня выходы DR устанавливаются в состояние «Выключено» Передача информации с шин DA и DB на В и с шлны В на DR осуществляется с инверсией. Назначение выволов КМ 1804ВА і приведено в табл. 3.58.

Таблица 258

Номер вывода	Обозначение	Назнячение	
1 2, 10, 14, 22 3, 9, 15, 21 4, 8, 16, 20 5, 7, 17, 19 6, 18 11 12 13 23 24	EWR DR0—DR3 DB0—DB3 DA0—DA3 B0—B3 GND EB FDR SED CLK Ucc	Разрешение записи в приеми и Выходиая шина DR Входиая шина данных В Входиая шина данных А Шина ввода/вывода информации Общий Разрешение шины В Разрешение шины DR Выбор входных данных Тактовый сигнал +5 В	

3.7.10. Микросхема КМ1804ВА2

Микросхема КМ1804ВА2 представляет собой 4-разрядный канальный приемопередатчик и выполняет те же функции в микропроцессорных системах, что и микросхема КМ1804ВА1. Структурная

схема КМ1804ВА2 представлена на рис 3.54.

Микросхема КМ1804ВА2 в отлигне от микросхемы КМ1804ВА1 имеет одну шину входных данных DA и схему генерации бита контроля четности B зависимости от режима работы приемопередатчика, определяемого состоянием входа EB «Разрешение шины B», схема генерации бита контроля четности передает на выход М2 «Признак» сумму по mod 2 входных сигналов регистра передатчика (при EB=0) или сумму по mod 2 выходных сигналов приемника (при EB=1). В остальном работа микросхемы КМ1804ВА2 апалогичия ряботе микросхемы КМ1804ВА1. Назначение выводов КМ1804ВА2 приведено в табл. 3 59

Таблица 3.59

Номер вывода	Обозначение	Назначение
3, 7, 13, 17	EWR DR0—DR3 DA0—DA3 B0—B3 GND EB EDR M2 CLK Ucc	Разрешение записи в приемник Выходная шина DR Входная шина данных А Шина ввода/вывода информации Общий Разрешение шины В Разрешение шины DR Признак Тактовый сигнал +5 В




Рис. 3.54. Структурная схема КМ1804ВА2

3.7.11. Микрослема КМ1804ВАЗ

Микросхема КМ1804ВАЗ представляет собой 4-разрядный приемопередатчик, предназначенный для применения в микропроцессорных системах в качестве буферного устройства для приема, хранения и передачи информации. Структурная схема КМ1804ВАЗ представлена на рис. 3.55. Микросхема состоит из 4-разрядного передатчика и 4-разрядного приемника. Входные данные, подаваемые на шину DA или DB через мультиплексор входиых данных, управляемый сигналом SED, поступают в регистр передатчика. При иизком уровне напряжения на входе SED производится передача данных с шины DA, при высоком— с шины DB.

Регистр передатчика выполнен на триггерах D-типа, запись информации в которые осуществляется по положительному фронту тактового сигнала СLК. Выходы D-триггеров через буферы, имеющие состояние «Выключено», подсоединены к двупаправленной шине В Перевод выходных буферов передатчика в состояние «Выключено» осуществляется при поступлении на вход EB «Разрешение

шины В» сигнала высокого уровня.

Регистр приемника выполнен на четырех D-триггерах типа «Защелка» и осуществляет по сигналу EWR «Разрешение записи» прием и хранение информации, поступающей по двунаправленной шине В. При инзком уровне сигнала EWR информация с выводов В передается на выходы DR, при высоком уровне сигнала EWR информация, поступившая на выводы В, запоминается на D-триггерах и хранится в течение всего времени, пока на выводе EWR присутствует сигнал высокого уровня. Передача информации с шин DA и DB на шину В и с шины В на шину DR происходит с инверсией.

Микросхема КМ1804ВАЗ содержит схему генерации бита контроля четности. В зависимости от режима работы приемопередатчика, определяемого состоянием входа ЕВ, схема генерации бита контроля четности передает на выход М2 сумму по mod 2 входных сигналов регистра передатчика (при ЕВ=0) или сумму по mod 2 выходных сигналов приемника (при ЕВ=1). Назначение выводов КМ1804ВАЗ приведено в тябл. 3 б0.




Рис. 3.55. Структурная схема КМ1804ВАЗ

1	Номер вывода	Обозначение	Назначение
	3, 9, 15, 21 4, 8, 16, 20 5, 7, 17, 19 6, 18 11 12 13 23	DR0—DR3 DB0—DB3 DA0—DA3 B0—B3 GND EB M2 SED CLK	Выходная шина DR Входная шина данных В Входная шина данных А Шина ввода/вывода информации Общий Разрешение шины В Призпак Выбор входных данных Тактовый сигнал

3.7.12. Микросхема КМ1804ИР2

Микросхема КМ1804ИР2 представляет собой 8-разрядный параллельный регистр и предназначена для работы в составе блоков обработки данных цифровых вычислительных устройств. Микросхема позволяет осуществлять: запись информации; хранение и регечерацию; установку в «0» всех разрядов регистра. Структурная схема




Рис. 3.56. Структурная схема КМ1804ИР2

КМ1804ИР2 представлена на рис. 3.56. Регистр состоит из восьми триггеров D-типа с соответствующими схемами управления и восьми выходных буферов, имеющих на выходе состояние «Выключено». Запись информации, поступающей на входы D0-D7, осуществляется по положительному фронту тактового сигнала СЦК при наличии сигнала низкого уровня на входе EWR «Разрешение записи» и сигнала высокого уровня на входе RESET «Установка». Установка регистра в состояние «О» производится подачей на вход RESET сигнала низкого уровня независимо от состояния других входов микрэсхемы. Хранение и регенерация информации осуществляются при наличин на входе EWR сигнала высокого уровня. Записанная информация через выходные буферы передается на выводы DY0-DY7 при наличии на входе EDY «Разрешение выходов DY» сигнала низкого уровня. Перевод выводов DY0-DY7 в состоянии «Выключено» не изменяет записанной информации и осуществляется подачей на вход EDY сигнала высокого уровня. Назначение выводов KM1804ИР2 приведено в табл. 3.61.

Таблица 3.61

Номер вывода	Обозначение	Назначенп е	
1	RESET	Установка	
2, 5, 6, 9, 12, 15, 16, 19	DY0—DY7	Шина выходных данных	
3, 4, 7, 8, 13, 14, 17, 18	D0-D7	Шина входных данных	
10	CLK	Тактовый сигнал	
1 i 20	GND EDY	Общий	
21	EWR	Разрешение выходов DY Разрешение записи	
22	Ucc	+5 B	

3.7.13. Микросхема КМ1804ИР3

Микросхема КМ1804ИРЗ представляет собой 8-разрядный параллельный двунаправленный регистр и предназначена для использования в качестве параллельного порта данных. Структурная схема

КМ1804ИРЗ представлена на рис. 3.57.

Регистр A служит для передачи информации с шины DA0—DA7 на шину DB0—DB7, регистр В передает информацию в обратном направлении. Каждый из регистров имеет свой флаговый тригтер FLA, FLB. При передаче информации с шины DA0—DA7 на шичу DB0—DB7 выходной буфер В должен быть переведен в состояние «Выключено» подачей на вход ЕВ «Разрешение выходов DВ» ситнала высокого уровня. Подачей положительного перепада сигиала RFLA «Установка тригтера FLA» осуществляется предварительная очистка флагового тригтера FLA.

При наличии сигнала низкого уровия на входе EWRA информация с шины DA0—DA7 по положительному фронту тактового сигна-




Рис. 3.57. Структурная схема КМ1804ИРЗ

ла СLKA записывается в регистр A. При этом триггер FLA устанавливается в состояние «1» и на выходе FLA появляется сигнал высокого уровня При поступлении на вход EA сигнала низкого уровня информация с выходов регистра A через буфер A передается на выходы DB0—DB7.

Таблица 3.62

Номер вывода	вывода Сбозначение Назначение	
26—28 1—3, 6, 7 18—13, 10, 9 4 5 8 11 12 10 20 21 22 23 24 25	DA0—DA7 DB0—DB7 RFLB Ucc FLA RFLA EB CLKA EWRA GND EWRB CLKB	Шина ввода/вывода данных А Шина ввода/вывода данных В Установка триггера FLВ Выход триггера FLA Установка триггера FLA Установка триггера FLA Разрешение выходов DВ Синхронизация записи в регистр А Разрешение записи в регистр А Общий Разрешение записи в регистр В Синхронизация записи в регистр В Разрешение выходов DA
	I	<u> </u>

При подаче на вход EWRA сигнала высокого уровня регистр A переводится в режим хранения. При передаче информации с шины DB0—DB7 на шину DA0—DA7 выходной буфер A должен быть переведен в состояние «Выключено» подачей на вход ЕА «Разрешение

выходов DA» сигнала высокого уровня.

Функционирование регистра В, триггера флага FLB и буфера В происходит аналогично функционированию регистра А, триггера флага FLA и буфера А при подаче соответствующих сигналов. Назначение выводов КМ1804ИРЗ приведено в табл. 3.62.

3.7.14. Микросхема КМ1804ГГ1

Микросхема КМ1804ГГ1 представляет собой генератор тактсвых импульсов (ГТИ) с микропрограммным управлением и предназначена для тактирования различных узлов устройств обработки данных, построенных на базе МПК серин КМ1804. Структурная схе-

ма ГТИ представлена на рис. 3.58.

Генератор опорной частоты представляет собой инвертирующий усилитель, который с помощью минимального числа внешних элементов может быть использован в качестве кварцевого генератора, LC-генератора или формирователя для внешнего тактового сигнала, поступающего на вход FC1. Внешние элементы подключаются к выводам FC1, FC2. Выходной сигнал генератора опорной частоты поступает на регистр управления состоянием и через выходной буфер на вывод ${\bf F}.$

Регистр управления микроциклом (РУМ) представляет 3-разрядный регистр, предназначенный для приема и хранения кода управления длительностью микроцикла, поступающего на входы СО1—СО3. В зависимости от кода на выводах СО1—СО3 длительность микроцикла может программироваться от 3 до 10 периодов частоты опорного генератора. Запись в регистр управления микроциклом осуществляется в конце микроцикла выходных фаз, когда на выходе Ф1 (фаза 1) присутствует сигнал низкого уровня. При переходе сигнала на выходе Ф1 в состояние высокого уровня РУМ

переводится в режим хранения.

Блок логики управления состоянием представляет собой совокупность комбинационных схем, которые на основании информации о заданном режиме работы и о текущем состоянии ГТИ формируют информацию о следующем состоянии, поступающую на входы регистра управления состоянием. Регистр управления состоянием состоиз из шести D-триггеров, запись информации в которые происходит но фронту сигнала, вырабатываемого генератором опорной частоты. Регистр управления состоянием формирует четыре тактовых сигнала, которые через выходной буфер поступают на выводы Ф1-Ф4. В зависимости от состояния входных управляющих сигналов на выводах Ф1-Ф4 можно получить восемь различных комбинаций выходных сигналов с программируемой длительностью.

Блоки управления режимами обеспечивают четыре режима рзботы ГТИ: работа, приостановка, пошаговый режим и ожидание, которые задаются при определенных сочетаниях входных управляющих сигналов. При поступлении на вход START сигнала низкого уровня, а на вход HALT - высокого устанавливается режим «Работа», при обратном сочетании этих сигналов — режим «Приостановка». Приостановка происходит в первой или последней части микро-




Рис. 3,58. Структуриая схема КМ1804ГГ1

Таблица 3.63

Номер выводя	Обозначение	Назначение	
1	GND	Общий	
$\dot{2}$	RDY	Готов	
3—5	CO1—CO3	Управление длительностью фа	
69	Ф1—Ф4	Фаза	
10, 11	COS1, COS0	Управление шаговым режимом	
12	GND GN	Общий опорного генератора	
13	Ucc GN	+5 В опорного генератора	
14	F	Выход генератора опорной ч	
		стоты	
1 5, 16	FC2, FC1	Выводы для подключения квар	
		цевого резонатора	
17	COS	Управление выходами в режи	
		ме «Останов»	
18	HALT	Останов	
19	START	Пуск	
20	WAIT	Ожидание	
21	RQWAIT	Запрос ожидания	
22	RESET	Установка	
23	EWAIT	Разрешение ожидания	
24	U_{cc}	+5 B	
	1		

цикла в момент времени, определяемый управляющим сигналом COS. В режиме «Приостановка» управляющими сигналами COS0 и COS1 обеспечивается прохождение одного микроцикла — пошаговый режим. Режим «Ожидание» состоит в растягивании микроцикла и служит для синхронизации центрального процессора с другими, более медленными устройствами вычислительной системы. Индикация режима работы ГТИ осуществляется сигналом на выводе WAIT «Ожидание». При налични на выводе WAIT напряжения высокого уровня выполняется режим «Работа», при наличии напряжения инзкого уровия — режим «Ожидание». Назначение выводов КМ1804ГГ1 приведено в табл. 3.63.

3.7.15. Микросхема КМ1804ВН1

Микросхема КМ1804ВН1 представляет собой микропрограммируемый контроллер векторного прерывания, который предназначен для приоритетной обработки запросов прерывания, поступающих по восьми линиям от различных устройств микропроцессорной системы Возможность наращивания микросхем КМ1804ВН1 позволяет создавать системы приоритетного прерывания с любым числом уровней, кратным восьми.

Микросхема КМ1804ВН1 допускает установку порога приоритета, при этом обрабатываются только те запросы прерывания, которые имеют приоритет выше установленного порога. Микросхема по зволяет осуществлять маскирование отдельных запросов прерывания, что ускоряет реакцию системы на срочные запросы. Структурная схе-

ма КМ1804ВНІ представлена на рис. 3.59.


Восьмиразрядный регистр прерывания (РП) служит для запоминания запросов прерывания, поступающих на входы IR0—IR7 в виде отрицательных импульсов или сигналов низкого уровия. При наличии на входе COS «Управление режимом» сигнала низкого уровня РП производит «защелкивание» запросов прерывания, поступающих в виде отрицательных импульсов. При высоком уровне иапражения на входе COS PП реагирует на запросы прерываний, поступающие в виде сигналов низкого уровня. Очистка каждого разряда РП осуществляется индивидуальным сигналом, вырабатываемым схемой очистки этого регистра.

Регистр маски имеет восемь разрядов, соответствующих восьми разрядам регистра прерывания. Двунаправленные выводы ORO—OR7 служат как для загрузки, так и для чтения регистра маски. С помощью отдельных микрокоманд имеется возможность загрузки очистки как всего регистра маски, так и отдельных его разрядов. Устройство маскирования и схема обнаружения запроса прерывания сигнализируют о появлении запроса на любом незамаскирован-

ком входе прерывания.

Шифратор приоритета формирует двоично-кодпрованный вектор прерывания, указывающий незамаскированный запрос прерывания с высшим приоритетом. Трехразрядный вектор прерывания черсз буфер вектора, имеющий на выходе состояние «Выключено», поступает на выходную шину VECO—VEC2. Одновременно вектор прерывания записывается в регистр вектора и используется затем для очистки РП.

Трехразрядный регистр состояния определяет низший приорытет, при котором запрос прерывания будет разрешен. Двунаправлен-



ные выводы SA0—SA2 служат как для загрузки, так и для чтенил регистра состояния При выполнении определенных микрокома ид в регистр состояния записывается текущий вектор приоритета, выкрементированный на единицу с помощью схемы инкрементора.

Схема сравнения сигнализирует о том, что вектор прерыванта, больше или равен содержимому регистра состояния. Формировате, в сигнала прерывания вырабатывает сигнал INT «Прерывание», на основании которого центральный процессор останавливает выполненте текущей программы и вызывает программу обслуживания прерыз ния Кроме того, формирователь сигнала прерывания выдает сигналы DEP, DES CO, используемые при объединении нескольких миросхем КМ1804ВН1. Для этих же целей используется сигнал Г1 «Признак», поступающий с триггера разрешения младшей группы

Дешифратор микрокоманд в соответствии с кодом микрокоманды MNS0—MNS3 вырабатывает управляющие сигналы для всех функциональных узлов микросхемы. Выполнение микрокоманды осуществляется при подаче на вход EMNS сигнала низкого уровых

Назначение выводов КМ1804ВН1 приведено в табл. 3.64.

Таблица 364

Номер вывода	Обозначение	Назна чение	
35, 37, 39, 1, 26, 24, 22, 20 36, 38, 40, 2, 25, 23, 21, 19 28, 31—33 13—11 18—16 3 4 5 6 7, 8 9 10 14 15 27 29 30 34	IR0—IR7 OR0—OR7 MNS0—MNS3 SA0—SA2 VEC0—VEC3 FL CI EWRSA DEIR DES, DEP INT Ucc OV CO COS CLK GND EMNS	Запросы прерывания Вход/выход маскирующей д.н- ны Микрокоманда Вход/выход шины состояния Вектор прерывания Признак Вход переноса Разрешение запнеи состояния Запрет прерывания Выходы расширения Прерывание +5 В Переполненне Выход переноса Управление режимом Вход тактовый Общий Разрешенне микрокоманды	

3.7.16. Микросхема КМ1804ВРЗ

Микросхема КМ1804ВРЗ представляет собой расширитель приоритетного прерывания и предназначена для совместной работы сосхемой КМ1804ВН1 для увеличения числа запросов при построении многоразрядных блоков прерывания микроЭВМ.




Рис 360 Структурная схема КМ1804ВРЗ

Микросхема КМ1804ВРЗ позволяет обрабатывать сигналы, поступающие от восьми схем векторного прерывания КМ1804ВН1, что обеспечивает 64 уровия прерывания, а также усганавливает порядок

очередности их прохождения.

Структурная схема КМ1804ВРЗ представлена на рис. 3.60. Расширитель приоритетного прерывания представляет собой управляемый шифратор осуществляющий кодирование восьми входных сигналов D0—D7 в соответствующий двоичный код, выдаваемый на выходы Y0—Y2. Управление пифратором осуществляется сигналом ЕЕХ1, при низком уровие которого разрешается работа шифратора. На выходе ЕЕХ2 «Выход расширения» формируется сигнал низкого уровия при наличии сигнала низкого уровия на входе ЕЕХ1 и отсутствии сигналов низкого уровня на входе ЕЕХ1 и отсутствии сигналов низкого уровня на входах D0—D7. Сигнал ЕЕХ2 используется для разрешения работы схемы с низшим приоритетом при построении многоразрядных устройств обработки прерываний.

Таблица 3.65

EY1	E Y2	E.Y3	LY4	. Y5	Y0	ΥI	Y2
1 0 X X X	1 X 0 X X	0 X X 1 X	0 X X X X	0 X X X X	Z Z Z Z Z Z Z Z Z Z	'азрешси Z Z Z Z Z	O Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z

Примечание. 1 — сигнал высокого уровня; 0 — сигнал низкого уровня; Z — состояние «Выключено»; X — состояние безразлично.

Выходы шифратора подключаются к выходам Y0-Y2 через выходные буферы, имеющие на выходе состояние «Выключено». Управчение выходными буферами осуществляется сигиалом, который ф домируется схемой разрешения выхода, в соответствии с тобл 365 Назначение выводов КМ1804ВРЗ приведено в табл. 366.

Таблица ЗС:

Почер вывода	Осочна дениг	Назначени ,	
18, 15—17, 1—4 12, 13, 11, 9, 14 8—6 5 10 19 20	D0-D7 EY1-EY5 Y0-Y2 EEX1 GND EEX2 Ucc	Вход расширителя Разрешение выходов Y Выход расширителя Управление шифратором Общий Выход расширения ÷5 В	

3.7.17. Микросхема КМ1804ВУ5

Микросхема КМ1804ВУ5 представляет собой 4-разрядную микропроцессорную секцию, предназначенную для формирования и обработки адресов как на машинном (адресов команд и операндов в оперативной памяти), так и на микропрограммном уровне (адресыцня микропрограммной памяти). Микросхема имеет возможность наращивания разрядности до любой, кратной четырем, с организацией последовательного и ускоренного переноса; выполняет 32 инструкции формирования адреса, 16 из которых являются условными на состояние внешнего входа кода условия; обеспечивает 12 различных модификаций относительной адресации. Структурная КМ1804ВУ5 представлена на рис. 3.61.

Сумматор формирует сумму операндов, поступающих на его входы с коммутаторов А и В. Результат суммировация через буфе.) адреса, управляемый сигналом EDY «Разрешение выходов DY», поступает на выходную шину DY0-DY3. При подаче на вход ЕРУ сигнала высокого уровця выходы DY0-DY3 устанавливаются в со-

стояние «Выключено».

Коммутатор А позволяет выбрать в качестве операнда А сод.р. жимое регистра адреса, или информацию с шины D, или нуль. Коммутатор В позволяет выбрать в качестве операнда В содержимое регистра адреса, или счетчика адресов, или стека или нуль. Налтчие входного сигнала переноса CISM, а также выходных сигналов переноса COSM, GSM, PSM позволяет соединить сумматоры мыхросхем КМ1804ВУ5 как по схеме с последовательным переносом, так в по схеме с ускоренным переносом.

Счетчик адресов состоит из инкрементора и 4-разрядного регистра, выполненного на D-триггерах. Информация, поступающая с выхода инкрементора, записывается в D-триггеры по положите > ному фронту тактового сигнала ССК в конце выполнения каж ой микрокоманды формирования адреса. Запись в счетчик через ком-




Рис 3.61. Структурная схема КМ1804ВУ5

мутатор счетчика адресов осуществляется из сумматора или счетчика адресов В зависимости от выполняемой микрокоманды счетчик адресов может работать в режиме хранения или в режиме записи информации. При работе счетчика в режиме записи сигнал высокого уровня на входе СІСТ позволяет записывать в счетчик адресов информацию с выхода коммутатора, увеличениую на единицу. При наличии на входе СІСТ сигнала низкого уровня информация в счетчик адресов записывается без изменения. Наличие сигналов СІСТ и Согр позволяет соединять счетчики адресов микросхем КМ1804ВУ5 го схеме с последовательным переносом

Регистр адреса состоит из четырех D-триггеров, запись инф р. мации в которые осуществляется по положительному фронту так, тового сигнала СLК. Информация записывается в регистр через коумутатор регистра адреса из сумматора или с шины D0—D3. При изличии сигнала низкого уровня на входе EWR «Разрешение записны запись информации в регистр адреса осуществляется независимо от входных сигналов управления MNS0—MNS4, CC, EMNS. При высоком уровне сигнала на входе EWR запись в регистр адреса про-

исходит только при выполнении соответствующих команд.

Стек представляет собой оперативную память с организацией 17 четырехразрядных слов. Запись в стек через коммутатор стека производится с шины D или со счетчика адресов. Адрес последнего слова, записанного в стек, хранится в указателе стека. При записн в стек содержимое указателя стека увеличивается на 1, при считывании — уменьшается на 1. Дешифратор микрокоманд представляет собой комбинационную схему, которая на основании входных сигналов MNSO—MNS4, EMNS, СС формирует управляющие сигналы, цеобходимые для работы различных узлов микросхемы. Назначение выводов КМ1804ВУ5 приведено в табл. 3.67.

Таблица 367

Номер вывода	Обозначение	Назначение
1, 27—24 20—17 8—11 2 3 4 5 6 7 12, 16 13 14 15 21 22 23 28	MNS0-MNS4 D0-D3 DY0-DY3 FLMAX FLMIN CICT EDY COCT CISM GSM, PSM COSM GND CLK EWR EMNS CC Ucc	Микрокоманда Шина данных Выходная шина данных Стек заполнен Стек пуст Вход переноса в счетчик Разрешение выходов DY Выход переноса из счетчика Вход переноса из счетчика Вход переноса в сумматор Генерация, распространение переноса из сумматора Выход переноса из сумматора Общий Тактовый сигнал Разрешение записи в регистр Разрешение микрокоманды Вход условия +5 В

3.7.18. Микросхема КМ1804ВЖ1

Микросхема КМ1804ВЖ1 представляет собой 16-разрядную схему обнаружения и коррекции одиночных ошибок, обнаружения всех двойных, некоторых тройных, а также ошибок вида все «0» и все «1», возникающих при записи, хранении и считывании данных из ЗУ. Предусмогрена возможность использования нескольких схем КМ1804ВЖ1 с целью обработки 32- и 64-разрядных массивов данных. Структурная схема КМ1804ВЖ1 представлена на рис. 3.62.

Данные по 16-разрядной двунаправленной шине D0—D15 записываются в регистры входных данных PD0 и PD1. Управление осуществляется сигналом EWRI «Разрешение записи». При налични сигнала высокого уровня на входе EWRI состояние регистров PD0, PD1 определяется сигналами, подаваемыми на входы D0—D15; при поступлении на вход EWRI сигнала низкого уровня сохраняется пре-

дыдущее состояние PD0 и PD1.

Контрольные биты по 7-разрядной шине СВО—СВ6 записываются в регистр контрольных бит (РКБ). Управление осуществляется сигналом EWRI аналогично регистрам PD0, PD1. С помощью сигнала EGN «Разрешение генерации контрольных биг» задается режим работы генератора контрольных бит (ГКБ). При пизком уровне сигнала EGN генератор формирует контрольные биты в соответствии с модифицированным кодом Хэмминга для данных, паходящихся в PD0 и PD1.

Если оба набора контрольных бит одинаковы, т. е ошибка отсутствует, то на выходах контрольных бит и признаков SCO—SC6 устанавливается низкий уровень напряжения. При наличии ошибки на одном или нескольких выходах контрольных бит и признаков устанавливается сигнал высокого уровня. В результате дешифрации признаков ошибки определяется кратность ошибки, а при одиночной

ошибке — положение неисправного бита в слове данных.

Схема обнаружения опибок дешифрирует биты признаков ошибки, вырабатываемые генератором признаков ошибки (ГПО), и информацию о видах ошибок выдает на выводы ERR «Одиночная ошибка» и MRR «Многократная ошибка». Управление осуществляется сигналом EGN. При низком уровне сигнала EGN на выводах ERR и MRR устанавливаются сигналы высокого уровня. При высоком уровне сигнала EGN на выводах ERR и MRR сигналы высокого уровня устанавливаются при отсутствии ошибок. При наличии хотя бы одной ошибки на выводе ERR устанавливается инзкий уровень. При наличии двух и более ошибок низкий уровень устанавливается и на выходе MRR.

Дешифратор одиночной ошибки на основании бит признаков ошибки, вырабатываемых ГПО, и внутреннего сигнала типа ошибки определяет разряд данных, в котором допущена однократная опибка, и преобразует 7-разрядный код признаков ошибки в 16-разрядный код, который подается на схему коррекции ошибки (СКО). Дешифрация одиночной ошибки осуществляется при наличии спгналов высокого уровня на входах ЕGN и СОR «Разрешение коррекции опибок» и отсутствии сигнала многократной ошибки, при этом выход МRR устанавливается в состояние высокого уровня.

Схема коррекции ошибки принимает с PD0 и PD1 16-разрядный формат данных и с дешифратора одиночной ошибки 16-разрядный дещифрированный код местоположения ошибки. При наличии сди-

инстоба. Струка; рная смема КМ1801ВЖП

ночной ошибки СКО корректирует один неверный бит данных путем инвертирования его значения. Скорректированные данные загружаются в регистры выходных данных и затем могут быть выданы на 16-разрядную двунаправленную шину данных D0—D15. При обнаружении одиночной ошибки в одном из контрольных бит СКО не проводит коррекцию контрольных бит. Эта коррекция осуществляется в режиме генерации контрольных бит, который устанавливается полачей низких уровней на входы DMO «Режим диагностики» и EGN.

Регистр выходных данных, байт 0 (РВ0) и регистр выходных данных, байт 1 (РВ1) используются для хранения результата операции коррекции данных. Запись данных в РВ0 и РВ1 осуществляется СКО при наличии на входе EWRO «Разрешение записи выходных данных» сигнала высокого уровня. При низком уровне на входе EWRO регистры РВ0 и РВ1 сохраняют предшествующее состояние. Данные с РВ0 и РВ1 могут быть выданы на двунаправленную 16-разрядную шину данных. Подключение выходов РВ0 и РВ1 к шине данных осуществляется при наличии на входах ЕВО и ЕВ1 «Разрешение выхода байта 0, байта 1» сигналов низкого уровня.

Регистр режима диагностики (РРД) служит для хранения контрольных бит и формирования необходимых сигналов управления в диагностических режимах. Запись в РРД осуществляется с шины данных D0—D15 при наличии сигнала высокого уровня на входе

EW «Разрешение записи режима диагностики».

Таблица 3.68

Номер выводе	Обозначение	Назначение
23-20, 17-11 12-9, 5-2 40, 34, 35, 37-39, 41 30, 21, 27,	D0—D7 D8—D15 CB0—CB6 SC0—SC6	Ввод/вывод данных (байт 0) Ввод/вывод данных (байт 1) Контрольные биты Выход контрольных бит
28, 26, 29, 25 1 6, 19	COR EWRI, EWR O EW	Разрешение коррскции ошибок Разрешение записи входиых данных, выходных данных Разрешение записи режима
8, 18 13	EB1, EB0 GND	днагностики Разрешение выхода байта 1, байта 0 Общий
31 32 33 36 42	ESC ERR MRR Ucc EGN	Разрешение выходов контрольных бит Одиночная ошибка Многократная ошибка +5 В Разрешение генерации контрольных бит
4 3, 45, 47, 48	MNS0—MNS4 DMO	Микрокоманда Режим диагностики

Устройство управления представляет собой комбинационную ому, которая на основании входных управляющих сигналов форм ет внутренние управляющие сигналы, которые обеспечивают сле щие режимы работы микросхемы: начальная установка; прямаю редача; генерация контрольных бит; обнаружение ошибки; коррошибки; диагностика обнаружения ошибки; диагностика корреошибки; внутреннее управление. Назначение выводов КМ1804: приведено в табл. 3 58.

3.8. Микропроцессорный комплект серии КР1810

Микропроцессорный комплект серии КР1810 представляет собой дальнейшее развитие МПК серии КР580 и на уровне ассемблера программно совместим с этой серией. Однако он является 16-разрядным, обладает более высоким быстродействием и имсет ряд функциональных особенностей, позволяющих строить на его основе мощные высокопроизводительные и мультипроцессорные системы.

Собственно микропроцессор (микросхема КР1810ВМ86) выпольнен по НМОП-технологии, контроллер прерываний (микросхема КР1810ВН95А) — по пМОП-технологии, остальные микросхемы, входящие в МПК серии КР1810, выполнены по биполярной технологии ТТЛШ. Все микросхемы комплекта имеют один источник питания +5 В±5%. Диапазон рабочих температур —10...+70°С. Ниже приведены состав МПК серии КР1810 и основные характеристики входящих в него микросхем.

Центральное процессорное устройство КР1810ВМ86

Разрядность арифметического устройства	16 20 16 1 135 2 ¹³ /2 ¹⁶ 24
общего назначения	4
индексных	
указателей	2 2 4
сегментных	4
Число внешних запросов прерывания	2
Число внутренних программных запросов пре-	~
* * * * * * * * * * * * * * * * * * * *	3
рі:вания	256
Частога тактовых сигналов, МГц	≤ 5
	6 0
Время выполнения команд типа регистр-ре-	
гистр, мкс:	
пересылка	≤ 0.4
	≤ 0.6
умножение	23,6-26,6
деление	28,6-32,4
Потребляемая мощность, мВг	€2100

Генератор тактовых импульсов КР1810ГФ84

Максимальная частота входного тактового снгнала или опорного генератора, МГц Частота выходных тактовых пМОП-сигналов Частота выходных тактовых ТТЛ-сигналов . Потребляемая мощность, мВт	<25 F/3 F/6 <735
Контроллер шины КР1810ВГ88	
Число разрядов шины состояния	3 ≤19 ≤1150
Арбитр шины КР1810ВБ89	
Число разрядов цины состояния	3 4 3 ≤10 ≤865
Программируемый контроллер прерываний КР1810	BH59A
Число обслуживаемых запросов прерывания . Разрядность шины данных	8 8 3
нал «Запрос», нс	≪350 ≪450

Микросхемы серия КР1810 выполнены в пластмассовых корпусах типа: 2104.18-5 — КР1810ГФ84; 2140.20-1 — КР1810ВГ88, КР1810ВБ89; 2121.28 5 — КР1810ВН59А; 2123.40-2 — КР1810ВМ86.

3.8.1. Микросхема КР1810ВМ86

Микросхема КР1810ВМ86 представляет собой однокристальный высокопроизводительный 16 разрядный микропроцессор. Система команд микропроцессора КР1810ВМ86 совместима с системой команд микропроцессора КР580ВМ80А на языке ассемблера. Высокая производительность микропроцессора КР1810ВМ86 обеспечива прогодаря совмещению выполнения операций обработки и обращения, что достигается использованием б юка предварительной выборки команд

Особенностью микропроцессора КР1810ВМ86 является возможность работы в двух режимах: минимальном и максимальном. Минимальный режим используется в системах, имеющих несложную конфигурацию. При этом микропроцессор сам вырабатывает все необходимые сигналы управления периферийными устройствами. Максимальный режим применяется при использовании микропроцессора в составе системы сложной конфигурации. В этом случае используется специальная микросхема — контроллер шины КР1810ВГ88, которая анализирует сигналы состояния микропроцессора ST0—ST2 и в зависимости от их значечия формирует соответствующие сигналы




Рис. 3.63. Структурная схема КР1810ВМ86

управления периферийными устройствами. Установка минимального или максимального режима работы микропроцессора осуществляется подключением входа MN/MX соответственно к выводу U_{cc} или GND.

Архитект, рной особенностью микропроцессора КР1810ВМ86 является способность координировать взаимодействие нескольких процессоров, что позволяет строить на его основе мультипроцессорные системы В этих системах возможно применепие двух типов процессоров: независимых, т. е. выполняющих собственный поток команд, и вспомогательных (сопроцессоры). Сопроцессор просматривает команды, выбираемые главным процессором, признает некоторые из них «своими» и выполняет их. Микросхему КР1810ВМ86 можно использовать в качестве независимого процессора, а в роли сопроцессором могут выступать счециальные процессоры ввода/вывода, обработки данных и др (КМ1810ВМ89, КМ1810ВМ87). Структурная схема КР1810ВМ86 представлена на рис. 3.63.

Арифу етическо-логическое устройство выполнено на базе комбинационного 16-разрядного сумматора с последовательно-паралле иным переносом и трех временных регистров для промежуточного хранения операндов и результата операции. Выход АЛУ связан с регистром признаков (PST), в котором происходит запоминание специнеских свойств результата арифметических и логических операций микропроцессора, разрешение прерывания, пошаговый режим. При выполнении ряда команд в зависимости от состояния определен-

тых разрядов PST возможно изменение порядка выполнения программы Из 16 разрядов регистра признаков используется только 9. Их назначение.

0-й разрял — СЕ — признак переноса:

2-й разряд — PF — признак четности, при PF=1 результат опепании четный:

4-й разряд — АГ — признак вспомогательного переноса, исполь-

зуется командами десятичной арифметики; 6-й разряд — ZF — признак нуля, при ZF=1 результат операции равен нулю:

7-й разряд — SF — признак знака, при SF=1 результат отрица-

8-й разряд — TF — признак пошагового режима, используется в режиме отлалки программ:

9-й разряд — IF — признак разрешения прерывания, при IF=1 процессор реагирует на внешние маскируемые запросы прерывания;

10-й разряд — DF — признак направления, используется при вы-

полнении операций со строками данных SI, DI;

11-й разряд — OF — признак переполнения, при OF = 1 произошло переполнение.

Функции управления выполнением комана в микропроцессоре возложены на микропрограммное устройство управления, которое декодирует команды и вырабатывает необходимые сигналы управления

Блок РОН состоит из восьми 16-разрядных регистров и разбит на регистры данных и индексные регистры. Регистры данных, иногда называемые группой Н и L, отличаются от других регистров тем, что каждый регистр данных можно использовать как один 16-разрядный или два 8-разрядных регистра, поскольку их старшие и младшие половины адресуются отдельно Остальные регистры блока РОН всегда применяются только как 16-разрядные регистры. Регистры данных могут участвовать без ограничения в большинстве арифметических и логических операций. Кроме того, в некоторых командах (умножение, деление, сдвиги) предполагается (неявно) использование определенных регистров, что дает выигрыш в длине команды и позволяет голучать компактные, но мощные коды

Другая группа регистров, иногда называемал группой I и P, включает два указателя (базы ВР и стека SP) и два индексных регистра (источника SI и приемника DI). Указатели и индексные регистры могут участвовать в большинстве арифметических и логических операций. Регистры SP, SI и D1 также нечьно используются в некоторых командах: операции со стеком, операции со стручами.

В процессе работы микропроцессор производит обращение в память за командами и операндами. Микропроцессор КР1810ВМ86 обеспечивает адресацию до 1 Мбайт памяти Формирование адреса команд и операндов осуществляется с помощью сумматора адреса, регистров адреса команды и операнда, сегментных регистров. Сумматор адре з производит вычисление 20-разрядного физического адреса команд и операндов путем сдвига базового адреса сегмента, хранящегося в соответствующем сегментном регистре, и сложения его с величиной смещения, находящейся в регистре адреса При вычислении адрега команды используются содержимое регистра сегмента кода и регистра адреса команды, при вычислении адреса операнда содержимое регистра сегмента данных (или дополнительного сегмента) и регистра адреса операнда.

В микропроцессоре КР1810ВМ86 выборка команд и их выполнение производятся параллельно, причем для повышения производительности предусмотрена предварительная выборка команд. Блок предварительной выборки команд выполнен на трех 16-разрядных или шести 8-разрядных регистрах очереди команд, что позволяет храпить до шести байт кода команды. Очередь организована по принципу: «первым пришел — первым обслужили». Шестибайтная глубина предварительной очереди команд позволяет удовлетворять запросы в кодах команды настолько эффективно, что микропроцессор практически не простанвает в ожидании выборки команды из намяти.

Схема внутренней синхронизации преобразует поступающий извие тактовый сигнал ССК в две иеперекрывающиеся последовательности синхронмпульсов, которые поступают на все внутренние устройства процессора. Кроме того, с помощью сигнала READY «Готовность». поступающего с периферийных устройств, схема внутренней синхронизации обеспечивает согласование скоростей обмена информации быстродействующего микропроцессора с медленнодействующими внешними устройствами. Схема внутренней синхронизации производит установку в исходное состояние различных устройств микропроцессора при поступлении на вход сигнала ССК высокого уровня.

Микропроцессор имеет двунаправленный, мультиплексированный канал адрес/данные, буферы которого имеют состояние «Выключено». Управление буферами осуществляется сигналами со схемы управления циклами обмена, которая в зависимости от выполняемой команды формирует сигналы управления записью, чтением для ЗУ

и УВВ, сигналы подтверждения прерывания и др.

Схема обработки запросов прерывания позволяет обрабатывать до 256 видов прерываний. Возможны прерывания трех видов: внешние, внутренние и программные. Внешние запросы прерывания поступают на входы INT «Запрос прерывания» и NMI «Немаскирусмый запрос прерывания». По входу INT поступают маскируемые запросы, которые удовлетворяются после выполнения команды при условии, если предварительно был установлен признак разрешения прерывания. Так как схема обработки запросов прерывания не запоминает маскируемый запрос, то его необходимо сохранять на входе INT до момента получения от микропроцессора сигнала INTA «Подтверждение прерывания». По входу NMI поступает немаскирусмый запрос прерывания, который запоминается и распознается независимо от состояния признака разрешения прерывания. Однако немаскируемый запрос так же, как и маскируемый, не распознается до завершения текущей команды. К внутренним прерываниям относятся: прерывания по переполнению INTO, по ощибке деления и пошаговый режим. При поступлении внутренних запросов прерывания схема обработки запросов прерывания вырабатывает общий запрос прерывания. Внутренние прерывания не маскируются и обрабатываются так же, как и аппаратные, - после выполнения последнего такта команды. Программные прерывания вызываются сразу после выполнения специальной команды INT_п. Тип прерывания закодирован в самой команде, поэтому необходимость в выполнении циклов подтверждения прерывания с целью получения указателя (типа прерывания) отпадает. При системном сбросе внешине маскируемые прерывания запрещаются, так как регистр признаков устанавливается в «0» и снимается признак разрешения прерывания.

Счема управления доступом к магистрали в зависимости от

установленного режима работы микропроцессора (минимального или максимального) обеспечивает различные режимы доступа к магистрали. В минимальном режиме при поступлении от внешнего устройства сигнала HLD «Закват» микропроцессор заканчивает выполнение текущего цикла, выдает сигнал HLDA «Подтверждение захвата», переводит в состояние «Выключено» магистраль A/D и управляющие выводы, т.е. логически огключается от магистрали, предоставляя ее в пользование вчешнему устройству. В максимальном режиме пазначение выводов 31 и 30 переопределяется (HLD→RQ/E0, HLDA→→RQ/E1). В этом режиме микропроцессор передает функцин управ-

Таблица 3.69

Номер вывода	Осозн вчение	Назначенце
16—2, 39 38—35	A/D0-A/D15 A16/ST3-	Канал адреса/данных Канал адреса/состояния
1, 20 17	A19/ST6 GND NMI	Общий Немаскируемый запрос прерыва-
18 19 21 22 23 24	INT CLK CLR READY TEST INTA (QS1)	ния Запрос прерывання Тактовый сигнал Установка в начальное состояние Готовность Проверка Подтверждение прерывания (сос-
25	STB (QS0)	тояние очереди команд) Строб адреса (состояние очереди
26 27	DE (ST0) OP/IP (ST1)	команд) Разрешение передачи данных (состояние цикла канала) Выдача/прием данных (состояние
2 8	M/I0 (ST2)	инкля канала) Обращение к ЗУ/УВВ (состояние цикла канала)
29 - 30	WR (LOCK) HLDA (RQ/E1)	Запись (канал занят) Подтверждение захвата (запрос/ разрешение доступа к магистра-
31	HLD (RQ/E0)	ли) Захват (запрос/разрешение до-
32 3 3	RD MN/MX	ступа к магистрали) Чтение Управление режимом минималь-
34	BHE/ST7	ный/максимальный Разрешение передачи по старшей половине канала адреса/дамных
40	U_{ec}	или состояния МП +5 В

Примечание. В скобках указаны условное обозначение и назначение вывода для максимального режима работы.

ления магистралью контроллеру щин КР1810ВГ88, а сам перестраивается для работы в условиях сложной мультипроцессорной системы. Назначение выводов КР1810ВМ86 приведено в табл. 3.69.

3 3

3.8.2. Микросхема КР1810ГФ84

Микросхема КР1810ГФ84 представляет собой генератор тактовых импульсов (ГТИ) и используется в качестве задающего устройства для микропроцессорных комплектов на базе серии КР1816

Структурная схема КР1810ГФ84 приведена на рис. 3.64.

Частота опорного генератора задается с помощью внешнего кварцевого резонатора, который подключается к выводам XTALI и XTAL2. Частота опорного генератора в три раза превышает требуемую тактовую частоту на выходе СLK. Выход опорного генератора подается на вывод ОSC. В качестве источника частоты в схеме ГТИ может использоваться как внутренний опорный генератор, так и внешний генератор, сигналы с которого поступлют на вход ЕFI. Управление осуществляется сигналом F/C «Выбор задающей частоты». При наличии на входе F/C сигнала низкого уровня в качестве источника частоты используется опорный генератор, при наличии на входе F/C сигнала высокого уровня источником частоты является внешний генератор, причем его частота должиа в три раза превышать требуемую на выходе частоту сигнала СLK.

Делитель частоты F/3 формирует выходные импульсы скважностью 3 с частотой. равной 1/3 частоты опорного генератора ОSC или внешнего генератора EFI, которые через формирователь сигналов СLК поступают на выход СLК микросуемы и обеспечивию управление устройствами, работающими на МОП-уровнях. Делитель частоты F/2 формирует выходные импульсы PCLK скважностью 2




Рис. 3.64. Структурная схема КР1810ГФ84

с частотой, равной 1/2 частоты сигнала ССК, и обеспечивает управление устройствами, работающими на ТТЛ-уровнях. Формирование выходных сигналов ССК и РССК происходит при наличии на входе CSYNC «Синхронизация» сигнала низкого уровня. При поступлении на вход CSYNC сигнала высокого уровня выходы ССК и РССК переводятся в состояние высокого уровня.

Одновременно с помощью сигнала CSYNC предусмотрена возможность синхронной работы нескольких генераторов КР1810ГФ84, при этом входы CSYNC всех генераторов объединяются и синхроня-

зируются внешним генератором.

Микросхема КР1810ГФ84 формпрует управляющие сигналы RESET «Установка» и READY «Готовность», синхронизированные сигналом СLК Сигнал RESET вырабатывается при поступлении входиого сигнала RES и используется для установки микропроцессора в исходное состоящие. Сигнал READY свидетельствует о готовности внешних устройств к обмену с микропроцессором и вырабатывается на основе входных сигналов RDY1, RDY2 и AEN1, AEN2, поступающих от внешних устройств. Назначение выводов КР1810ГФ84 приведено в табл. 3.70.

Таблица 3.70

Номер вывода Обозначение		Назначение		
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15	CSYNC PCLK AEV! RDY! RDY! READY RDY2 AEN2 CLK GND RESET RES OSC F'C EF! TANK XTAL2, XTAL1 Ucc	Сипуронизация Тактовый сигнал ТТЛ-уровня Адрес готовности 1 Гоговность 1 (вход) Готовность 2 (вход) Адрес готовности 2 Тактовый сигнал МОП-уровня Общий Установка (выход) Установка (выход) Установка (вход) Выход мультивибратора Выбор задающей частоты Внешний генсратор Вывод для подключения LC-контура Выводы для подключения кварцевого резонатора +5 В		

3.8.3. Микросхема КР1810ВГ88

Микросхема КР1810BГ88 реализует функции контроллера шины и предназначена для работы в составе микроЭВМ, выполненной на базе микропроцессора КР1810BМ86. Контроллер шины организует обмен данными между локальной шиной микропроцессора и сис-




Рис. 3.65. Структурная схема КР1810ВГ88

темной шиной при условии. что микропроцессор имеег доступ к управлению шиной Структурная КР1810ВГ88 представлена на рис. 3.65. Рассмотрим назначение основных **V3ЛОВ** Дешифратор состояний в зависимости от состояния микропроцессора КР1810ВМ86, определяемого сигналами S0—S2, организует выполпение следующих операций считывание данных из памяти: считывание данных из устройства ввода/вывода (УВВ); запись данных в память: подтверждение прерывания: запись данных

Управляющая логика в зависимости от состояния сигнала IOB определяет режимы работы выходных формирователей командных и управляющих сигналов. Высокий уровень напряжения на входе IOB разрешает контроллеру работу как с шиной ввода/вывода, так

в УВВ.

Таблица 3.71

Номер выгода	Обозначение	Назначение		
1 2 2 19, 3, 18 4 5 6 7 8 9 10 11 12 13 14 15 16 17 20	IOB CLK S0 -S2 DT/R ALE AEN MRDC AMWC MWTC GND IOWC AIOWC IORC INTA CEN DEN MCE/PDEN Ucc	Выбор режима работы Тактовый сигналь Сигналы состояний Управление шинными формирователями Строб записи адреса Разрешение управляющих сигналов Считывание из памяти Опережающая запись в память Запись в память Общий Запись в УВВ Опережающая запись в УВВ Считывание из УВВ Подтверждение прерывания Управление состоянием управляющих сигналов Направление передачи Управление формирователями шины ввода/вывода +5 В		

и с системной шиной; при низком уровне напряжения на входе ІОВ

контроллер работает только с системной шиной.

В режиме работы с шиной ввода/вывода (IOВ — высокий уровень) формирователи командных и управляющих сигналов выдают выходные сигналы независимо от состояния сигнала AEN «Разрешение управляющих сигналов», определяющего доступ МП к управлению системной шиной. Применение этого режима работы позволяет исключить ожидание, когда необходим доступ МП к шине ввода/вывода. Этот режим дает наибольший выигрыш при работе УВВ только с одним МП в микропроцессорной системе.

В режиме работы с системной шиной (IOВ — низкий уровень) доступ к управлению системной шиной с помощью контроллера шины возможен только после арбитража, проводимого арбитром шины КР1810ВБ89 В случае предоставления доступа к шине контроллер шины формирует командные и управляющие сигналы по истечении 115 ис после поступления сигнала АЕN. Данный режим применяется, когда УВВ и цамять работает с несколькими МП в многопроцессор-

ной системе.

Формирователь командных сигналов вырабатывает сигналы, которые используются для управления внешними устройствами, подключенными к системной шине ввода/вывода. Сигналы с выхода формирователя управляющих сигналов используются для управления шинными формирователями (DEN, DT/R, PDEN) и адресными защелками (ALE). Назначение выводов КР1810ВГ88 приведено в табл. 3.71,

3.8.4. Микросхема КР1810ВБ89

Микросхема представляет собой арбигр системной шины и предназначена для использования в многопроцессорных системах в качестве устройства, осуществляющего синхронизацию доступа множества ведущих устройств к системной шине. Арбитр системной шины КР1810ВБ89 применяется совместно с контроллером системной шины КР1810ВГ88 для связи МП КР1810ВМ86 с системной шиной коллективного пользования. Для координации доступа МП к системной шине осуществляется арбитраж, основанный на принципе приоритета, т. е. в любой данный промежуток времени одно ведущее устройство будет иметь приоритет над всеми другими ведущими устройствоми.

Арбитр шины КР1810ВБ89 обеспечивает три способа разрешения приоритета: вращающийся, последовательный и параллельный. Способ вращающегося разрешения приоритета путем динамического переназначения приоритета позволяет каждому арбитру в равиой степени использовать системную шину в порядке очередчости. Однако этот способ требует применения внешнего довольно сложного приоритетно-кодирующего устройства Необходимость в таком устройстве отпадает при последовательном способе разрешения приоритета, но при этом в связи с задержкой, вызванной процедурой последовательной передачи приоритета от арбитра к арбитру, возможно последовательное соединение не более трех арбитру, возможно последовательное соединение не более трех арбитров (при приоритета является компромиссным между первыми двумя, так как позволяет организовать работу многих арбитров, не требуя при этом




Рис. 3.66. Структурная схема КР1810ВБ89

достаточно сложного приоритетно-кодирующего устройства

Арбитр шины имеет четыре режима: работа с системной шиной; работа с периферийной шиной ввода/вывода; работа с резидентной шиной; работа с периферийной шиной ввода/вы вода и резидентной шиной. Перечисленные режимы задаются подачей на входы IOB и RESB управляющих сигналов определенной поляриости, Структурная схема арбитра системной шины представлена на рис. 3.66.

Дешифратор состояний анализирует значения входных сигналов S0—S2, поступающих с МП, и организует виутренние узлы KP1810BБ89 (схему приоритетного арбитража, интерферс MULTIBUS и интерферс местной шины) для выполнения действий по захвату и освобож-

дению системной шины. Устройство управления осуществляет синхроиизацию и управление режимами работы арбитра шины по командам МП Схема приоритетного арбигража проводит арбитраж нескольких МП, запрашивающих управление системной шиной, и предоставляет эту шипу тому МП, который имеет нанвысший приоритет.

Интерфейс местной шины формирует сигнал разрешения доступа к системной шине для таких устройств МП, как контроллер шин, адресные защелки, шинные формирователи.

Интерфейс MULTIBUS осуществляет процедуру взаимодействия арбитров шины на интерфейс многопроцессорной системы и синхронизирует действия по захвату системной шины в соответствии с сигналом синхронизации шины. Назначение выводов КР1810ВБ89 приведено в табл. 3.72.

3.8.5. Микросхема КР1810ВН59А

Микросхема КР1810ВН59А представляет собой программируемый контроллер прерываний и предназначена для организации прерываний в системах с многоуровневыми прноритетами. Микросхем.: КР1810ВН59А может работать с МП КР580ВМ80А или КР1810ВМ86 Структурная схема, назначение основных узлов, выполняемые функции и разводка выводов микросхемы КР1810ВН59А аналогичны микросхеме КР580ВН59, описанной в § 3.1.

Микросхема ҚР1810ВН59А в отличие от микросхемы ҚР580ВН59 обеспечивает два варианта ответа на сигиал INTA «Подтверждение прерывания», поступающий из микропроцессора, и два варианта назначения микросхемы в качестве ведущей или ведомой. Определяют-

Номер вывода Обозначение		Назначение		
1, 19, 18 2 3 4 5 6 7 8	S2—S0 IOB SYSB/RESB RESB BCLK INIT BREQ BPRO	Шина состояний Выбор режима работы Разрешение доступа Выбор режима рабовы с резидентной шиной Синхронизация системной шины Начальная установка Запрос шины Выход приоритетного разрешения доступа		
9 10 11 12	BPRN GND BUSY CBRQ	Вход приоритетного разрешения доступа Обичий Занято Вход/выход общего запроса ши-		
13 14	AEN ANYRQST	ны Управление шинными устройства- ми МП Разрешение освобождения систем- ной шины		
15 16	CRQLCR LOCK	ноя шины Запрет освобождения системной шины Блокировка освобождения сис-		
17 20	CI K Uce	темной шины Тактовый сигнал +5 В		

ся эти варианты зипом МП, с которым работает микросхема КР1810BH59A.

При работе с МП КР580ВМ80А микросхема КР1810ВН59А так же, как и микросхема КР580ВН59, в ответ на три сигнала INTA выдает на шину даиных трехбайтовую команду CALL и назначает микросхему ведущей или ведомой в зависимости от уровня напряжения. подаваемого на вывод SP «Выбор ведомой микросхемы».

При работе с МП КР1810ВМ86 микросхема КР1810ВН59А в ответ на два сигнала INTA выдает на шину данных старший байт адреса подпрограммы обслуживания и назначает микросхему ведущей или ведомой программно. В остальном принцип работы микросхемы КР1810ВН59А не отличается от принципа работы микросхемы КР580ВН59.

3.9. Однокристальные микроЭВМ

Все возрастающие потребности в недорогих многофункциональных устройствах, предназначенных для управления бытовыми приборами, радиоэлектронной аппаратурой, для решения разнообразных задач на низших уровнях управления, могут быть удовлетворены

Условное о€означение	Техноло- гья	Разряд- ность	Число команд	Объем внутреннего ЗУ, быг	
				ОЗУ	пзу
KM1814BE3 KP1814BE4 KP1814BE5 KM1816BE48 KP1816BE49 KP1816BE35 KP1820BE1 KP1820BE1	p MOII p MOII p MOII n MOII n MOII n MOII n MOII	4 4 8 8 8 4 4	43 43 43 96 96 96 49 49	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	1024×8 1024×8 1024×8 2048×8 — — 1024×8

 Π р и м е ч а н и е. M — масочные Π ЗУ, Ψ — репрограммируе

благодаря использованию однокристальных микроЭВМ (ОМЭВМ). Эти ЭВМ отличаются от однокристальных МП тем, что кроме АЛУ и УУ содержат в одном кристалле ОЗУ небольшого объема, ПЗУ команд, генератор, порты ввода/вывода, т. е. являются практически законченными системами управления.

Наиболее целесообразно и перспективно использование ОМЭВ М в системах, в которых требуемый объем программ не превышает объема внутреннего ПЗУ команд (8...16 Кбит), а для оперативной информации достаточно объема внутреннего ОЗУ ОМЭВМ (256...1К бит). В этих случаях применение ОМЭВМ позволяет значительно снизить число микросхем в системах, повышает надежность устройства и уменьшает их стоимость.

В однокристальных микроЭВМ в качестве ПЗУ команд предпочтительнее использовать масочное ПЗУ, программируемое в процессе изготовления микросхемы. Однако это возможно лишь в том случае, когда алгоритм работы ОМЭВМ в конкретной аппаратуре окончательно отлажен и не подлежит дальнейшей корректировке. На начальных этапах создания управляющих систем целесообразнее использовать ОМЭВМ, в которой внутреннее ПЗУ комаид отсутствует и имеются выводы для подключения внешнего ЗУ: ОЗУ, РПЗУ или ППЗУ с объемом и организацией, аналогичными внутреннему ПЗУ. Такая ОМЭВМ является отладочной и позволяет производить разработку, отладку и корректировку программного обеспечения для самых разнообразных применений ОМЭВМ, После отработки программы при необходимости по заказу потребителей возможно изготовление ОМЭВМ с внутренним масочным (программируемым при изготовлении) ПЗУ, предназначенным для решения конкретной задачи. Основные технические характеристики ОМЭВМ приведены в табл 3.73.

3.9.1. Однокристальные микроЭВМ серии КМ(КР)1814

Микросхемы серии КМ(КР)1814 выполнены по рМОП-технологии и представляют собой серию однокристалльных 4-разрядных микроЭВМ. Быстродействие ОМЭВМ серии КМ(КР)1814 иевелико,

 Тип ПЗУ	Тактовая частота, МГц	Длительность машинного цикла, мкс	Напряжение питания, В	Ток потреб- ления, мА	Корпус по ГОСТ 17487—79		
М1 M2 УФ M3 — M4	<0,3 <0,3 <0,3 <6,0 <11,0 <6,0 <4,0 <4,0	20 20 20 2,5 1,4 2,5 4	$\begin{array}{c} -9\pm10 \% \\ -9\pm10 \% \\ -9\pm10 \% \\ -9\pm10 \% \\ +5\pm10 \% \\ +5\pm5 \% \\ +5\pm5 \% \\ +5\pm5 \% \end{array}$	7,7 7,7 7,7 135 100 115 30 30	2126.48-1 2123.40-1 2123.40-1 2123.40-6 2123.40-2 2123.40-2 2123.40-5 2123.28-3		

мые ПЗУ с ультрафиолетовым стиранием

поэтому основные сферы их применения: контроллеры печатающих устройств, кассовые аппараты, бытовая и развлекательная аппаратура.

В качестве примера рассмотрим структуру и основные архитектурные особенности микросхемы КМ1814ВЕЗ, являющейся отладочной ОМЭВМ, в которой отсутствует внутреннее ПЗУ команд и имеются выводы, позволяющие подключить внешнее ЗУ команд.

Система команд ОМЭВМ содержит 43 команды, обеспечивающие выполнение авифметических операций, операций логического и арифметического сравнения, операций с разрядами ОЗУ, пересылок регистр-регистр и регистр-ОЗУ, пересылок констант, операций ввода/вывода.

Благодаря разделению шины команд и шины данных возможно совмещение циклов выборки и исполнения последовательных команд, что способствует повышению быстродействия. При этом время выполиения команды будет определяться длительностью машинного цикла ОМЭВМ. Длительность машинного цикла ОМЭВМ составляет $6T_{CLK}$ (T_{CLK} — период частоты тактового генератора) и одинакова для всех команд, что создает дополнительные удобства при программировании задач, выполняемых в реальном масштабе времени. Структурная схема КМ1814ВЕЗ представлена на рис. 3.67. Рассмотрим ее архитектурные особенности и назначение основных узлов. Программа работы ОМЭВМ КМ1814ВЕЗ хранится во внешнем ЗУ команд. Объем программы не должен превышать 1 К байт.

Адресное поле ЗУ команд 1К×8 бит разбито на 16 страниц по 64 байта (команды). Адрес страницы задается 4-разрядным регистром страницы, адрес команды в странице задается 6-разрядным счетчиком команд.

Порядок следования команд, определяемый счетчиком команд, в данной ОМЭВМ отличается от последовательного и организован по псевдослучайному закону. Изменение порядка выборки команд программы осуществляется командами «Условный перехол» и «Обращение к подпрограмме», при выполнении которых из адресного по тя этих команд в счетчик команд вводится новое содержимое — адрес




Рис. 3.67. Структурная схема КМ1814ВЕЗ

перехода или начало подпрограммы. Изменение порядка следования команд возможно в пределах одной страницы (тогда содержимое регистра страниц не меняется) и с переходом на другую страницу. В последнем случае в регистр страниц вводится новое значение из буфера страницы, содержимое которого предварительно изменяется

специальной командой.

При выполнении команды «Обращение к подпрограмме» одновременно с записью нового значения адреса первой команды подпрограммы в счетчик команд и регистр страниц сохраняется их старое значение, к которому осуществляется возврат прерванной программы после выполнения подпрограммы. Счетчик команд сохраняется в регистре возврата, а регистр страницы — в буфере страницы. Выполнение команд условного перехода и обращения к подпрограмме происходит при условни, что флаг состояния установлен в «1».

Структура адресации внутреннего ОЗУ данных ОМЭВМ также страничная. ОЗУ емкостью 64×4 бит разбито на четыре страницы, в каждой из которой хранится шестнадцать 4-разрядных слов. Адрес страницы задается 2-разрядным регистром X, адрес слова в странице задается регистром Y. Содержимое регистра X может быть изменено с помощью специальных команд адресации регистра X.


В соответствии с адресом команды, поступающим на внешнее ЗУ команд через порты РА и РС, выбранная команда через входы INS поступает в регистр команд, где и хранится в течение всего цикла выполнения команды. Имеется четыре формата команд, и все команды однобайтовые (8-разрядные). Код операции, занимающий в зависимости от формата команды от 2 до 8 бит, поступает на дешифратор команд, который в соответствии с выполняемой командой формирует комплекс управляющих сигналов, поступающих в различные узлы микросхемы. Арифметические и логические операции над поступающими операндами выполняет 4-разрядное АЛУ. Операндами может быть содержимое входного 4-разрядного порта, поля константы выполняемой команды, аккумулятора, регистра У ячейки ОЗУ даиных. Результат операции поступает в аккумулятор или регистр Ү. Выбор источников операндов и приемников результата определяется соответствующими управляющими сигналами, формируемыми дешифратором команд в зависимости от выполияемой команды. Одновременно АЛУ формирует признаки переноса и ре**з**ультата сравнения, которые направляются в схему состояния и в дальнейшем определяют ход выполнения программы условный переход или обращение к подпрограмме. Содержимое схемы состояния (флаг состояния) запоминается в фиксаторе состояния и по команде вывода одновременно с содержимым аккумулятора через регистр Q поступает на выходной порт Q микросхемы (вывод QSL).


Установка триггера признака подпрограммы СL схемы состояния осуществляется командой «Обращение к подпрограмме» При этом разрешается запоминание адреса возврата и блокируется переход к другим подпрограммам. Сброс триггера СL происходит при воз-


вращении в основную программу.

Выходной 13-разрядный порт R выводит содержимое регистра R, каждый разряд которого может быть предварительно установлен и сброшен специальной командой. Адресация каждого разряда регистра R осуществляется регистром Y. Индивидуальное программирование каждого разряда порта R позволяет эффективно использовать этот порт для управления периферийными устройствами различного назначения.

19-300







Рис, 3,69. Подключение RC-цепи к выводам тактового генератора

Таблипа 3.74

Номер высода	Обозна чение	Назначенне
2, 1, 47—44 3—10 11—14 15 16 17—20 25 23, 28, 27, 26, 24 29 30 31—43 48	PC6—PC1 INS1—INS8 D1—D4 Ucc RESET PA1—PA4 GND QSL, Q1—Q4 CLKO CLKI R0—R12 GND	Программный счетчик Команда Шина данных — 9 В Установка Шина адреса страницы Общий Выходной порт Q Выход ГТИ Вход ГТИ Управляющий порт R Общий

В качестве тактового генератора для ОМЭВМ может использоваться как внешний генератор, подключаемый ко входу СLКІ «Вход ГТИ», так и внутренний, частота которого задается с помощью кварыевого резонатора или RC-цепи, подключаемых к выводам СLКІ и СLКО. Примеры подключения кварцевого резонатора и RC-цепи к выводам генератора микросхемы приведены соответственно на рис. 3.68 и 3.69. Диапазон рабочей частоты 100...300 кГц. Назначение выводов КМ1814ВЕЗ приведено в табл. 3.74.

3.9.2. Однокристальные микроЭВМ серии КМ1816

Микросхемы серии КМ1816— КР1816ВЕ35, КМ1816ВГ48, КР1816ВЕ49— выполнены по пМОП-технологии и представляют собой серию однокристальных 8-разрядных микроЭВМ. Каждая из

схем является практически законченной системой управления и содержит на кристалле центральное процессорчое устройство, ОЗУ данных, многоканальный ингерфейс ввода/вывода, тактовый генератор, схему прерывания и устройство синхронизации. В микросхемах КМ1816ВЕ48 и КР1816ВЕ49 ПЗУ программ реализовано внутри кристаллов, а в микросхеме КР1816ВЕ35 — с помощью внешнего ЗУ. Характеристики ОМЭВМ серии КМ1816 приведены в табл. 3.73. В микросхеме КМ1816ВЕ48 ПЗУ программ выполнено в виде репрограммируемого ПЗУ с электрической записью и ультрафиолетовым стиранием.

В каждой ОМЭВМ предусмотрена возможность расширения памяти программ до 4К байт, памяти данных до 384 байт и увеличения числа линий ввода/вывода за счет подключения внешних микросхем

ЗУ и интерфейсов ввода/вызода серни КР580.

Система команд ОМЭВМ содержит 96 команд, из них 68—однобайтовые. За один машинный цикл выполияются 53 команды, **82** да машинных цикла—43. Время машинного цикла составляет $15T_{CLK}$, где T_{CLK} —период частоты тактового генератора. Однокристальная микроЭВМ работает как от внешнего генератора, так и от внутреннего, тактовая частота которого может задаваться кварцевым резонатором или LC-контуром. Диапазон рабочей частоты 1...6 МГц. Структурная схема KM1816BE48 приведена на рис. 3.70.

Арифметическо-логическое устройство — параллельное 8-разрядное устройство, позволяющее выполнять арифметические, логические операции и операции сдвига над данными, представленными в двоич-

ном или двоично-десятичном коде.

Устройство управления и синхронизации, состоящее из генератора и формирователей внутренних тактовых сигналов и сигналов состояний, вырабатывает комплекс управляющих сигналов, обеспечивающих определенные режимы работы микроЭВМ (программирование, пошаговый режим) и выполнение всех команд. Схема условных переходов формирует управляющие сигналы, необходимые для ветвления программы при реализации команд условных переходов. Значения признаков переходов устанавливаются как программно, так и аппаратно.

Блок программной памяти состоит из ПЗУ (для микросхем KM1816BE48. KP1816BE49), счетчика команд, регистра и дешифратора адреса ПЗУ, регистра команд и дешифратора команд.

Двенадцатиразрядный счетчик команд (СК) формирует текущий адрес команды в программной памяти. Содержимое СК увеличивается на 1 после выборки каждого байта команды. При выполнении команд условных, безусловных переходов, вызова подпрограмм и прерываний содержимое СК может быть полностью заменено. Старший разряд СК изменяется только программно. Счетчик команд разбит на две части: разряды 0—7 — младшая часть СК, разряды 8—11 — старшая. При использовании внешнего ПЗУ младшая часть СК заполняется через порт Р0, а старшая — через порт Р2 (Р20—Р23). Регистр команд предназначен для записи и хранеция кодов команд, передаваемых через внутреннюю шину с выхода ППЗУ или из порта Р0 при внешием ЗУ.

Дешифратор команд представляет собой программируемую логическую матрицу, на вход которой поступает код команды, а с выхода снимаются управляющие сигналы, выполияющие эту команду. Оперативное ЗУ данных с организацией 64×8 бит условно разбито на




Рис 370, Структурная суема КМ1816ВЕ48

ряд областей: два банка РОН (RB0 и RB1) по восемь 8-разрядных слов каждый; восьмиуровневый стек, занимающий 16 ячеек ЗУ (каждый уровень стека состоит из двух ячеек с последовательными адресами); собственно ОЗУ данных объемом тридцать два 8-разрядных слова.

Для записи и считывания данных из ОЗУ применяются два вида адресации: прямая и косвенная (регистровая). При прямой адресации адрес РОН определяется тремя младшими разрядами в коде команды. При косвенной адресации место расположения адреса указывается в команде. Адрес ячейки ОЗУ может храниться либо в аккумуляторе, либо в РОН. С помощью косвенной адресации можно

адресоваться к любой ячейке ОЗУ.

Устройство ввода/вывода ОМЭВМ серии КМ1816 в виде трех 8-разрядных портов РО—Р2. Порт РО — двунаправленный, имеющий на выходе остояние «Выключено», используется для параллельного ввода или вывода данных. В режиме вывода выходные данные статически фиксируются до момента перезаписи выводимой информации В режиме ввода входные данные не фиксируются, т. е. внешняя логика должна поддерживать на входах порта РО данные до тех пор пока они не будут считаны. Работа порта РО в режимах ввода и вывода сопровождается стробами WR и RD. При отсутствии режима ввода или вывода выходные шины порта Р0 находятся в состоянии «Выключено» (в третьем состоянии). Порты Р1 и Р2 идентичны и могут использоваться в качестве статически фиксированного выходного порта или фиксированного входного порта. Кроме операций ввода/вывода информации имеется возможность выполнения легических операций непосредственно на портах РО-Р2. Специфика по тов Р1 и Р2 состоит в том, что отдельные выводы портов Р1 п Р2 могут служить в качестве входных и в качестве выходных. Для обеспеченыя такого режима при выводе информации необходимо вывести «1» (высокий уровень) на те разряды порта, которые будут использоваться в качестве входных. Ввод информации в порты Р1 и Р2 производится путем опрокидывания в нуль любых разрядов порта, в которых записаны единицы.

Кроме перечисленных ОМЭВМ имеет три линии ввода/вывода ТО, Т1, INT, которые являются условиями, проверяемыми командами условного перехода. Линию ТО можно использовать для выдачи тактовых сигналов, Т1—в качестве входа счетчика внешних событий для таймера, а линию INT—для внешнего аппаратного преры-

вания

Таймер/с етчик, состоящий из делителя, счетчика и триггера ф. гага, может работать в двух режимах — таймера и счетчика внешних событий. В режиме таймера производится подсчет внутренних импульсов, поступающих с частотой F /480 (F — частота опорного генератора), в режиме счетчика внешних собыгий считаются импульсы, поступающие на вход Т1. Переход от максимального значения в счетчике к нулевому фиксируется в триггере флага таймера/счетчика, что в дальнейшем используется при выполнении команд условного перехода и для организации прерывания по таймеру/счетчику. Запись в таймер/счетчик, его пуск и останов осуществляются по специальным командам.

Схема прерываний позволяет производить обработку прерывания, поступившего на вход INT «Прерывание», и по флагу таймера/ счетчика, причем прерывание по входу INT имеет старший приоритет. Каждый из видов прерываний может быть разрешен или запре-

Номер вывода	Обозначение	Назначение
1,39	T0, T1	Тестирование
2, 3	XTALI, XTAL2	Выводы для подключения
4	DECEM	кварцевого резонатора
'1	RESET	Установка Померова
ე 6	SS INT	Пошаговый режим Прерывание
4 5 6 7	EA	Разрешение работы с внеш-
,	LA	ней памятью
8	RD	Чтение
9	PSEN	Управление считыванием из
	1	внешней памяти
10	WR	Запись
11	ALE	Фиксация адреса
12—19	DB0—DB7	Порт 0
20	GND	Общий
21-24, 35-38	P20—P27	Порт 2
25	PROG	Программирование
26	U_{PR}	Напряжение программиро-
27—34	P10—P17	вания
40	U _{cc}	Порт 1 +5 В
TU	Ucc .	T 3 D

шен программно. При поступлении на вход INT сигнала низкого уровня (если прерывание по входу INT разрешено) происходит обращение к программе обслуживания с адресом 03. При этом, как и при любом обращении к подпрограмме, содержимое счетчика команд и слово состояния процессора PSW записываются в стек. Так же происходит обработка прерывания по флагу таймера/счетчика, но обращение к программе обслуживания производится по адресу 07. Программа обслуживания закантиваться командой RETR «Восстановление состояния и возврат к прерванной программе». Назначение выводов КМ1816ВЕ48 приведено в табл. 3.75.

3.9.3. Однокристальные микроЭВМ серии КР1820

Микросхемы серии КР 1820 выполнены по пМОП-технологии и представляют серию однокристальных 4-разрядных микроЭВМ. Они обладают по сравнению с ОМЭВМ серии КМ (КР) 1814 более высоким быстродействием (см. табл. 3.73), имеют входные и выходные уровни, совместимые с уровнями ТТЛ-ТТЛПП-схем.

Система команд и развитый ввод/вывод ОМЭВМ серии КР1820 обеспечивают управление широким набором периферийных устройств и приборов: клавиатура, дисплей, внешние ЗУ, печатающие устройства, контроллеры электроприборов.

В качестве примера рассмотрим структуру и основные архитектурные особенности ОМЭВМ КР1820ВЕ1, в которой отсутствует

внутреннее ПЗУ команд и имеются выводы, позволяющие подключить внешние ЗУ с организацией $1K\times 8$ бит. Структурная схема

КР1820ВЕ1 представлена на рис. 3.71.

Адресное пространство ЗУ разбито на 16 страниц по 64 слова. Такая организация памяти команд обусловлена спецификой выполнения команд передачи управления, что позволяет осуществлять переход как внутри текущей страницы ЗУ, так и в другую страницу. Адресация ЗУ осуществ тяется 10-разрядным счетчиком команд. Четыре старших разряда счетчика команд определяют номер страницы ЗУ, шесть младших — номер слова в странице. Содержимое счетчика команд с каждым командным циклом увеличивается на единицу, если выполняемая команда не является командой передачи управления. По командам передачи управления осуществляется как полная, так и частичная замена содержимого счетчика команд. Причем при выполнении некоторых типов команд передачи управления (например, переход к подпрограмме) одновременно с записью в счетчик команд нового адреса (адреса подпрограммы) происходит сохранение старого значения счетчика команд — адреса возврата. Адрес возврата записывается в верхний уровень стека — регистр SA. Стек организован в виде трех 10-разрядных регистров SA, SB, SC и обеспечивает три уровня вложения подпрограмм.

Система команд насчитывает 49 команд: 27 однобайтовых и 22 двухбайтовых. Однобайтовые команды в основном выполняются за

один командный цикл, двухбайтовые — за два.

Десятиразрядный адрес текущей комаиды, храиящийся в счетчике команд, через порт РО поступает на внешнее ЗУ команд. Выбраниая из ЗУ 8-разрядная команда через выводы РОО—РОТ порта РО передается в дешифратор команд, который в зависимости от кода операции команды формирует комплекс сигиалов, управляющих работой различных узлов микросхемы. Работа порта РО в режиме вывода адреса или ввода данных (команды, операнда) синхронизируется сигналом FLA/D, выдаваемым ОМЭВМ в каждом командном цикте.

Оперативное ЗУ данных ОМЭВМ объемом 256 бит организовано в виде четырех регистров, каждый из которых состоит из шестнадцати 4-разрядных ячеек. Адресация 4-разрядной ячейки ОЗУ осуществляется с помощью регистра В. Два старших разряда регистра В (ВR) определяют выбор одного из четырех регистров ОЗУ, а четыре младших разряда (ВD) осуществляют выбор одной из 16 ячеек Содержимое ячейки ОЗУ может направляться в различные узлымикросхемы: аккумулятор, АЛУ, регистр Q, регистр последовательного ввода/вывода и через регистр ВD передаваться в выходной регистр D

Четырехразрядное АЛУ выполняет операции сложения, пересытки, инкремента, декремента, ИСКЛЮЧАЮЩЕЕ ИЛИ над поступающими на его вход операндами. Результат операции заносится в аккумулятор, который является основным рабочим регистром. Через него осуществляется загрузка ОЗУ, ввод/вывод данных через регистр Q, обмен данными с регистром последовательного ввода/вывода. Возникновение переполнения в АЛУ фиксируется схемой нереноса, которая совместно с регистром режима EN управляет выходом SK «Управляемые синхронмпульсы».

Режимы работы различных узлов микросхемы определяются состоянием отдельных разрядов 4-разрядного регистра режима EN, загрузка которого производится специальной командой. Младший




Рис. 3.71. Структуриля схема КР1820ВЕ1

разряд этого регистра определяет режим работы регистра последовательного ввода/вывода SI/O (при EN0=1— режим двоичного счетчика, при EN0=0— режим сдвигового регистра). Старший и младший разряды регистра режима управляют выводами SO «Последовательный вывод» и SK «Управляемые синуроимпульсы». Второй разряд регистра EN (EN1) используется при обработке запросов прерывания. Разряд EN2 управляет передачей информации через порт L.

Ввод/вывод информации в ОМЭВМ осуществляется с помощью команд ввода/вывода через пять портов: G, L, IN, D, S. Двунаправленный 4-разрядный порт G совместно с регистром G позволяет осуществлять ввод информации непосредственно в аккумулятор и вывод содержимого ячейки ОЗУ или поля операнда команды на выводы G0—G3. Восьмиразрядный двунаправленный порт L обеспечивает вывод информации, хранящейся в регистре Q, и ввод информации, поступающей на выводы L0—L7, в аккумулятор (четыре младших разряда) и в адресованную ячейку ОЗУ Выводы порта L имеют на выходе состояние «Выключено» и обладают повышенной нагрузочной способностью, что позволяет подключать к ним непосредственно светоизлучающие диоды и знакосинтезирующие индикаторы. Даниые с 4-разрядного входного порта IN заносится в аккумулятор. Кроме того, через младший и старший разряды порта IN данные могут приниматься в асинхронном режиме (по перепаду входного сигнала с высокого уровня на низкий), сохраняться в 2-разрядном регистре IL и по специальной команде направляться в аккумулятор. 4-разрядный выходной порт D на выходы D0—D3 выдается содержимое регистра BD. Порт S — последовательный порт ввода/вывода, обеспечивающий синхронный обмен данными с внешними устройствами.

В ОМЭВМ в качестве входа запроса прерывания используется вход IN1. Обработка запроса прерывания осуществляется при выполнении следующих условий: разряд 1 регистра EN установлен в «1»; сигнал запроса прерывания удерживается на время не менее двух командных циклов; закончено выполнение текущей команды.

При выполнении прерывания в верхний уровень стека записывается увеличенное на единицу значение счетчика команд (ранее записанные адреса возвратов опускаются на более нижние уровни), а первый разряд регистра EN устанавливается в «0», блокируя последующие прерывання. При этом в счетчик команд автоматически заносится адрес первой команды подпрограммы обработки прерываний. Для разрешения последующих прерываний необходимо непосредственно перед командой возврата из подпрограммы обработки прерывания выполнить команду загрузки регистра режима.

В качестве тактового генератора для ОМЭВМ может использоваться как внешний генератор, подключаемый ко входу СLКІ микросхемы, гак и внутренний, частота которого задается с помощью кварцевого резонатора или RC-цепи, подключаемых к выводам СLКІ и СLКО микросхемы. Длительность машинного цикла задается делителем частоты и составляет $16T_{\rm CLK}$, где $T_{\rm CLK}$ — период частоты тактового генератора. Диапазон рабочей частоты 1,6...4 МГц.

Схема начальной установки производит очистку аккумулятора, всех основных регистров и счетчика команд. Осуществляется это автоматически при включении питания при условии, что время нарастания напряжения питания не превышает 1 мс. В противном случче

Номер вывода	Обозначение	Назначение
1 2 4 8-5, 3, 36, 10, 9 21-18, 14-11 26, 15, 16, 27 17 22 23 24 25 28-31 32 33 35, 34 40-37	CLKO CLKI RESET PO0—PO7 L0—L7 IN0—IN3 Ucc GND SI SO SK G0—G3 SKIP FLA/D PO8—PO9 D0—D3	Выход ГТИ Вход ГТИ Установка Порт РО (0—7 разряды) Порт L (ввод/вывод) Шина ввода информации +5 В Общий Последовательный ввод Последовательный вывод Управляемые синхроимпульсы Порт G (ввод/вывод) Пропуск команды Управление шиной А/D Порт РО (8, 9 разряды) Шина вывода информации

ко входу RESET необходимо подключить RC-цепь и диод, повышающие надежность начальной установки.

В процессе работы ОМЭВМ начальная установка осуществляется подачей сигнала низкого уровня на вход RESET. Длительность этого сигнала должна быть не менее трех машинных циклов. Ячейки ОЗУ могут быть очищены только программным путем. Назначение выводов КР1820ВЕ1 приведено в табл. 3.76.

Глава 4.

Интегральные микросхемы запоминающих устройств

4.1. Основные характеристики

Расширение областей применения современной вычислительной техники вызвало быстрое увеличение числа ЭВМ различных классов. Постоянная тенденция к усложнению задач, решаемых на ЭВМ, требует, в свою очередь, увеличения объема и ускорения процесса вычислений. Однако скорость решения любой задачи на ЭВМ ограничена временем обращения к памяти ЭВМ, т. е. к оперативному запоминающему устройству (ОЗУ). Получившее большое развитие в ЭВМ первого н второго поколений ЗУ на ферритах не позволяло сущест-

Применяемые элементы	Время выборки, не	Типовая информаци- онная ем- кость, бит	Плотность рэзмещения информации, бит/см ³	Энерго- потребле- ние при хранении информа- ции
Биполярные тран- зисторы МОП-структуры Ферритовые сер- дечникн	50300 250 . 1000 3501200	10 ³ 10 ⁶ 10 ⁶ 10 ⁵	До 200 200300 1020	Есть » Нег

венно уменьшать время обращения к ОЗУ. Даже при уменьшении диаметра сердечников ферритов до 0,3 мм удавалось получить время обращения к ОЗУ, равное 0,5 мкс. Кроме того, память на ферритах изготавливается с помощью довольно сложных операций по прошивке сердечников проводами, что делает такие устройства нетехнологичными. Развитие микроэлектроники позволило для построения ЗУ применять полупроводниковые этементы на основе биполярных и МОП-структур.

В табл. 4.1 сравниваются характеристики ОЗУ, выполненных на различной элементно-технологической основе [1]. Из таблицы видно, что на биполярных гранзисторах целесообразно конструировать скоростные ЗУ с информационной емкостью до 105 бит. Запоминающие устройства на МОП-структурах обладают емкостью 106 бит при умеренном быстродействии. На ферритовых сердечниках можно получать ЗУ с объемом памяти более 106 бит, обладающие иевысоким быстродействием. Однако особое достоинство магнитных ЗУ — воз-

можьость хранения информации без энергопотребления.

Применение полупроводниковых структур позволяет существенно увеличить быстродействие, уменьшить массу, габаритные размеры и увеличить надежность работы ЗУ. Постепенно удается исключить многис переходные согласующие элементы - интерфейсы между процессорными и ЗУ ЭВМ вследствие применения однотипной элементной базы [1]. В последние годы благодаря совершенствованию биполярных микросхем, а также расширению серий микросхем на МОП-структурах были созданы элементы статических ЗУ на бинолярных, а также на р- и п-капальных МОП- и КМОП-транзисторах. Создание ЭСЛ-схем с уменьшенными глубинами р-п переходов привело к появлению ЭСЛ ЗУ с временем выборки менее 6 пс. Схемы МОП на транзисторах с двухуровневым поликремнием и с обедненными нагрузками позволяют значительно спизить площадь элементов ЗУ и потребляемую мощность. На всех этапах развития средств вычислительной техники (ЭВМ, цифровые устройства обработки информации) эффективное использование аппаратурных и программных средств во многом определяют полупроводниковые ЗУ.

4.2. Элементы запоминающих устройств

Матричные или регистровые ЗУ построены на основе запоминающих элементов (ЗЭ). Изменяя схемы их соединения между собой, можно реализовать различные способы выборки информации из ЗУ. Рассмотрим более подробно элементы ЗУ различных технологических исполнеций: биполярные и полевые (МОП, КМОП и МНОП).

4.2.1. Запоминающие элементы на биполярных транзисторах

Статическое ЗУ на биполярных транзисторах представляет собой матрицу ЗЭ, каждый из которых может находиться в одном из устойчивых состояний. Таким элементом обычно является триггер. На ЗЭ строится накопительная матрица памяти — основа ОЗУ. Информация записывается в ОЗУ и считывается из него согласно потребностям процессора ЭВМ. Современная технология позволяет получить на одном кристалле биполярной микросхемы ОЗУ на 16 384 бит с временем выборки менее 150 нс, снабженное схемами управления. Построение (организация) матрицы определяется способом выборки (опроса) ЗЭ при записи или считывании.

На биполярных структурах строятся и быстродействующие постоянные ЗУ (ПЗУ), назначение которых — храчить программу работы вычислительного устройства или генерировать стандартный не-


меняющийся цифровой сигнал.

В структурной схеме матрицы с пословной выборкой и одной ступенью дешифрации (рис. 4.1,a) одна строка образует слово из тразрядов На схеме символами $A1,A2,...,A_n$ обозначены адресные, а $P1,P2,...,P_m$ — разрядные щины. Как видно из схемы, адресные шины электрически связаны с каждым 39 одного слова, в то время как разрядные шины имсют связь с 39 одноименного разряда всех слов. При наличии в адресной шине A_1 сигнала выбора i-го слова, соответствующего высокому уровню, состояние каждого из 39 в этом слове может быть счилано по разрядным шинам $P1,P2,...,P_m$. Если необходимо записать информацию по выбранному а тресу A, на разрядные шилы $P1,P2,...,P_m$, подается электрический сигнал «1» или 40», котерый попадает на каждый из 39 i-й строки $39_{11},39_{12},...,39_{2m}$

На упрошенной структурной схеме не показаны устройства управления матрицей (дешифратор с адресными формирозателями, усилители считывания и записи), которые для повышения надежности работы ОЗУ изготавливаются на одчом крисгалле с матрицей

В структурной схеме двухкоординатной матрицы с двумя ступенями дешифрации (рис. 4.1, б) ЗЭ выбирается с помощью двух адресных шин. При налтчин сигнала, соответствующего уровню лог 1, на адресных шинах X1, Y1 будет выбран только ЗЭ1. Его состояние можно считывать по общей для всех элементов разрядной шине Р Чтобы записать «1» в выбранный ЗЭ, по разрядной шине необходимо подать сигнал, также соответствующий уровню лог. 1. Эта организация матрины позволяет оперировать или-одчоразрядными словами.

Простейшим 3Э служит схема RS-триггера, которую можно построить из двух инверторов (рис 4.2, a). Эмиттеры многоэмиттерных транзисторов VT1, VT2, обозначенные цифрой 1, соединены с адрес-






Рис. 4.1. Структурная схема матрицы с пословной выборкой и одной ступенью дешифрации (а) и двухкоординатной матрицы с двумя ступенями дешифрации (б)

ной шиной A_i , потенциал которой в установившемся состоянии должен быть самым низким в схеме. Эмиттеры 2 транзисторов VT1 и VT2 соответственно присоединяются к разрядным шинам P_i и P_j .

На разрядную шину P_1 подается опорное напряжение U_{on} , общее для всех 39 матрицы. На шину P_1 подается напряжение U_p . Соотношение чежду напряжениями U_{on} , U_p и U_a , подаваемым в адресную шчиу, определяет режим работы 39: хранение информации, ее запись или считывание. Рассмотрим работу 39 в каждом из трех режимов.

Режим хранения информации соответствует соотношению $U_a < < (U_{on} = U_p)$. Схеча находится в одном из устойчивых состояний, при котором открыт транзистор VT2 или VT1. Ток протекает по эмиттеру 1 открытого транзистора в зависимости от того, какая информация была предварительно записана: «1» или «0». Эмиттеры 2

обоих транзисторов обесточены.

Рассмотрим режим считывання. Пусть в RS-триггер была загисана «1». Считаем, что при этом транзистор VT2 открыт, а VT1 закрыт За «1» принимаем наличие тока в цепи эмиттера открытого транзистора. Чтобы передать эту информацию в разрядную шину P_1 , необходимо переключигь цепь эмиттеров закрыть схему по эмиттерам 1 и открыть — по эмиттерам 2, оставив прежним состоянче транзисторов триггера (VT2 открыт, Vf1 закрыт). Для этого необходимо сделать напряжение на адресной шине таким, чтобы выполнялось соотношение $U_a > (U_p = U_{on})$. В эгом случае ток через эмиттер 2 открытого транзистора VT2 потечет в разрядную шину P_j . Наличие тока в разрядной шине соответствует считываемой «1», отсутствие (при закрытом транзисторе VT2 и открытом VT1) определяет считывание «0».

Условия режима записи зависят от состояния, в которое необходимо установить ЗЭ. Если триггер находился в состоянии «1» (транзистор VT2 был открыт, VT1 — закрыт), для записи «0» необходимо по разрядной шине P_1 подать потенциал $U_p > U_{\rm on}$, сохраняя соотношение $U_a > U_p$. При этом триггер перейдет в новое состояние: тран-




Рис. 4.2. Схема запоминающего элемента на двух инверторах ТТЛ (а) и временные днаграммы его работы (б); схема запоминающего на двух инверторах И²Л элемента (в)

зистор VT2 закростся, а VT1 — откроется. Для записи в 39 «1» на шину P_j следует подать потенциал $U_p{<}U_{on}$ и обеспечить соотношение $U_a{>}U_{on}$. Временные диаграммы работы такого 39 показаны на рис. 4.2, δ

Таким образом, у подобных ЗЭ на биполярных транзисторах главными параметрами являются ток считывания I_{cq} и напряжение записи U_p . Время выборки данных из ЗУ небольшой емкости на биполярных схемах ТТЛ может составлять 30...40 нс. Важный параметр ЗУ — потребляемая мощность, она может составлять 0,5...1,5 мВт/бит в последние годы разработаны ОЗУ на транзисторных структурах W^2 Л, нозволяющих снизить потребляемую мощность до 0,1 мВт/бит при времени выборки 150 нс. Принципиальная схема ЗЭ на W^2 Л приведена на рис. 4.2, g.

4.2.2. Запоминающие элементы на МОП-транзисторах

В зависимости от типа ЗЭ на основе МОП-транзисторов могут быть построены статические или динамические ЗУ. В первом случае в качестве ЗЭ служит статический триггер на р-канальных МОП-транзисторах, а во втором — информация запоминается на емкости затвора МОП-транзистора. ЗУ на МОП-транзисторах, так же как и ЗУ на биполярных транзисторах, могут быть с пословной и двух-координатной произвольной выборкой.

Пример простейшей схемы 39 триггера для 3У с пословной выборкой приведен на рис. 4.3, а [1]. Триггер образован транзисторами VT1—VT4. Управление триггером для записи и считывания осущест-




Рис. 4.3. Схема запоминающего элемента для 3У с пословной выборкой (a) и временные диаграммы его работы (b)

вляется переключением траизисторов VT5 и VT6. Временные диаграммы работы такого 3Э представлены на рис. 4.3, δ . В исходном состоянии напряжение на обенх разрядных шинах $\mathbf{U}_{\mathbf{p}^1}$ и $\mathbf{U}_{\mathbf{p}^0}$ равно нулю, а на шине слова A потенциал равен напряжению питания схемы. При этом транзисторы VT5 и VT6 закрыты, гак как разность потенциалов между затворами и истоками по абсолютной величине меньше порогового напряжения. Триггер находится в одном из устойчивых состояний.

Пусть, например, транзистор VT3 открыт, а VT1 закрыт. При записи «1» в шину слова подается отрицательный сигнал, изменяющий напряжение в ней до нуля, одновременно в разрядную шину P^1 подается положительный сигнал, изменяющий напряжение в ней до напряжения питачия $U_{\rm un}$. При этом транзистор VT5 открывается, так как разность потенциалов между затвором и истоком становится отрицательной. Положительный сигнал поступает на сток VT1 и на затвор VT3. Разность потенциалов между затвором и истоком VT3 становится меньше порогового напряжения, и транзистор закрывается. После закрывается положительное напряжение, что соответствует состоянию «1». Напряжение на стоке VT3 становится равным нулю.

Для записи «0» в 3Э необходимо при нулевом напряжении на шине слова подать напряжение $U_{\pi\pi}$ в разрядную шину P° . При этом через открытый транзистор VT6 положительное напряжение, попадая на затвор транзистора VT1, закрывает его, что приводит к закрыванию VT3. Для считывания информации, предварительно записанной в 3Э, необходимо подать отрицательный сигнал только на шилу слова, изменив в ней напряжение до нуля. При этом транзисторы VT5 и VT6 оказываются открытыми и через транзистор, присоединенный к точке григгера с положительным потенциалом, протекает ток, поступающий в соогветствующую разрядную шину и далее на усилитель счигывания.

Схемы запоминающих элементов динамического ЗУ на Р-канальных МОП-транзисторах представлены на рис. 4.4 [1]. Разрабоганы два варианта ЗЭ для динамических ЗУ: на трех и одном транзисторе. Их схемы представлены на рис. 4.4. В трехтранзисторной ячейке памяти (рис. 4.4, а) информация хранится в виде заряда на конден-




Рис. 4.4. Схема запоминающего элемента для динамических 3У: a — трехтранзисторная МОП-ячейка; б — одиотранзисторная МОП-ячейка

саторе, образованном затвором МОП-транзистора VT1 и его подложкой. В данной ячейке VT2 — транзистор считывания, VT3 — записи. В начале цикла шины столбцов A и Б предварительно заряжены до некоторого отрицательного потенциала, близкого к $U_{\rm o}$. При считывании информации из ячейки подается потенциал на шину считывания, в результате чего транзистор VT2 оказывается в проводятием состоянии. Если конденсатор С заряжен и напряжение на затворе транзистора VT1 превышает пороговое, то этот транзистор будет открыт и на шину столбца Б попадет потенциал, близкий к $U_{\rm o}$. Если же потенциал на затворе VT1 недостаточен для включения транзистора VT1, шина столбца Б остается в состоянии предварительного заряда с соответствующим отрицательным потенциалом.

Из-за токов утечек заряд конденсатора С со временем уменьшается. Время хранения заряда зависит от типа ячейки, технологии изготовления, внешлих условий и обычно составляет от единц миллисекунд до нескольких секунд. Для восстановления, регенерации распадающейся информации, хранимой в ячейке памяти, информационный код шины столбца инвертируется и вновь записывается в ту же ячейку. Это осуществляется с помощью усилителя регенерации, заряжающего шину столбца А, если шина Б сохраняет предварительно занесенный в нес заряд. Если же разряжается шина Б, то предварительно занесенный заряд сохраняется шиной А. Затем подвется потенциал на шину записи строки, и затвор транзистора VT1 приобретает потенциал. близкий к потенциалу шины А, благодаря чему регенерируется код, хранимый в ячейке памяти. При записи на шину столбца А подается нужный информационный код, который и будет записан в виде заряда на конленсаторе С.

Основным видом ячейки памяти для ДЗУ большой емкости (от 4 до 16К бит и более) стал однотраизисторный ЗЭ, схема которого показана на рис. 4.4, б. Такая схема соответствует минимальному числу интегральных элементов, приходящемуся на бит хранимой информации. Однотраизисторная ячейка памяти состоит из одного транзистора VT1, затвор которого соединен с шиной выборки строки

и накапливающего конденсатора С.




Рис 4.5. Схема запоминающего элемента на КМОП-транзисторах

4.2.3. Запоминающие элементы на КМОП-транзисторах

Применение КМОП-траизисторов позволяет существению снизить мощность потребления и повысить быстродействие ЗУ. Схема ЗЭ матрицы ОЗУ на КМОП-транзисторах приведена на рис. 4.5. Адресация и запись информации производятся испосредственной подачей логических уровней по шинам Х., У. и D°, D¹ соответственно. Выбор ЗЭ осуществляется подачей по шинам Х., Y, напряжения, соответствующего уровню «¹». При записи «1» в выбранный элемент из шину D¹ подается уровень «0», а на шину D¹ — уровень «1». При записи «0» на шину D¹ подается уровень «1», а на шину D² — уровень «0». Считывание по напряжению производится по шинам D¹ и D², при этом шина считывания Сч соединяется с шиной «общая».

4.2.4. Запоминающие элементы на МНСП-транзисторах

Во всех рассмотренных микросхемах на биполярных и МОПтраналсторах для сохранения информации на 39 обязательно наличие напряжения питания. При отключении напряжения питания информация теряется. Однако в ряде случаев отключение питания необходимо, кроме того, возможность хранения информации при отключенном напряжении питания значительно снижает среднюю мощ-

ность, потребляемую ЗУ.

Йнтегральная полупроводниковая структура — МНОП-транзистор позволяет построить ЗУ, сохраняющее информацию при отключенном источнике питания В МНОП-транзисторах, в отличие от обычных МОП-структур, между пленкой двуокиси креминя и металлическим электродом затвора помещается слой нитрида кремния. Накопление зарядов в области поверхности раздела слоев нитрида и двуокиси креминя дает возможность сохранять информацию при отключении источника питания в течение нескольких лет [1]. Слой двуокиси кремния предотвращает перенос зарядов в отсутствие напряжения на затворе или когда оно ниже порогового значения.

На рис. 4.6 показаны вольт-амперные характеристики (ВАХ) такого 39, применяемого для построения матриц ПЗУ. Для записи информации в 39 на основе МНОП-структуры на затвор подается




Рис 46 Вольт-амперная запоминакциего рактеристика элемента на МНОП-транзистоpax

соответствующего напряжение знака. При полаче определенного отрицательного накритического пряжения на гранипе разлета слоев нигрида и двуокиси кремзарял, величина возникает которого зависит от амплитулы. ллительности импульса напряже-При этом устанавливается состояние с высоким пороговым напряжением $U_{\text{пор B}}$. При подаче коитического некоторого напряжения положительного гранине раздела возникает заряд, который снижает пороговое напряжение до всличины Uпов н. ность Unon в-- Unon н= ЛИпоп называется межпороговой зоной [1].

На вольт-амперной характери-

стике, приведенной на рис. 4.6, показаны высокое Unop в и низкое Unop в пороговые напряжения, соответствующие уровням «1» и «0»; переключение схемы на МНОП-транзисторах из состояния «1» и «0» обеспечивается при изменении напряжения на затворе от $U_3 = -28 \text{ B}$. до $U_3 = +28$ В. Наличие межпороговой зоны $\Delta U_{\text{пор}} = 12$ В позволяет отличать два состояния ЗЭ. Для считывания записанной информации («1» или «0») на затвор МНОП-транзистора необходимо подать напряжение считывалия $U_{\rm cu}$, удовлетворяющее условию $U_{\rm пор}$ и <Ucy<Unop a.

Таким образом, если подать $U_{c4} = -3... - 5$ В, то 39, в котором была предварительно записана «1» (Uпор в = 15 В) перейдет в состояние проводимости. Если же ранее был записан «0» (Unop н=3 В), при подаче напряжения считывания 39 остается закрытым. Сигнал считывания определяется падением напряжения на нагрузочном резисторе малого номинала, включением между выходом 39 и шиной «общей» (в ПЗУ с двухкоординатной выборкой), или наличнем тока

в выходной цепи (в ПЗУ с пословной зыборкой).

Записанная в ЗЭ на МНОП-структуре информация сохраняется при отключенном напряжении питания длительное время, хотя в начале срока хранения несколько уменьшается межпороговая зона. Накопительные свойства МНОП-структур ухудшаются при міїогократном повторении цикла считывание запись, что обусловливает стремление использовать их для создания ПЗУ. Примером такого ПЗУ могут служить микросхемы КР1601РР1. Позволяют сохранять информацию при отключенном напряжении питания и микросхемы, выполленные на основе лавинной инжекции заряда (ЛИЗМОП).

4.3. Типы запоминающих устройств

Микросхема ЗУ, как правило, поедставляет собой функционально законченное изделие, что позволяет создавать устройства памяти с большой информационной емкостью непосредственным наращиванисм разрядности и числа слов. Полупроводниковые ЗУ по режиму занесения информации делятся на оперативные и постоянные; по режиму работы — на статические и динамические; по принцину выборки информации — на устройства с произвольной и последователь-




Рис 4.7. Классификация запоминающих устройств

пой выработкой; по технологии изготовления— на биполярные и униполярные. Классификация микросхем ЗУ, проведениая по этим признакам, показана на рис. 4.7.

Полупроводниковые ЗУ предназначены для записи, хранения и считывания двоичной информации. На рис. 4.8 представлена типовая структурная схема полупроводникового ОЗУ, состоящая из следующих типовых узлов: накопителя (НК), дешифратора строк и столбцов (DCX, DCY), устройства записи (УЗ), устройства считывания (УС), устройства управления (УУ). В зависимости от кон-




Рис. 4.8. Структурная схема полупроводникового запоминающего устройства

кретного типа ЗУ те или иные узлы могут отсутствовать в схеме, например ПЗУ не имеют устройства записи.

При объединении ЗУ в систему памяти используются типовые элементы, связанные с входными и выходными схемами. Входиые схемы представляют собой логические элеменгы, через которые информационные, управляющие и адресные сигналы поступают в ЗУ. Входные информационные сигналы DI поступают в устройство записи УЗ, которое служит для записи информации в элементы памяти, объединенные накопителе. Выходные информационные сигналы D0 считываются из ЗУ через устройство считывания УС.

Управляющие сигналы CS, SEX, SEY, WR/RD поступают в устройство управления УУ и устройство записи УЗ и определяют режим

работы ЗУ (запись, хранение, считывание информации) [9].

Оперативные 3V используются для введения в процессор ЭВМ новых данных и программ, а также для хранения текущих результатов или данных, полученных в процессе работы.

Постоянные ЗУ — это устройства, из которых можно считывать только заранее записанную информацию. ПЗУ используются для генерации кода какой-либо программы или данных, которые будут часто повторяться, что избавляет от необходимости загружать программу каждый раз заново. Информация в ПЗУ, в отличие от ОЗУ, записывается на кристалле с изменением его физических свейств, поэтому отключение источника питания не сказывается на содержанин записанной информации. В зависимости от способа занесения информации различают ПЗУ масочные и ПЗУ электрические программируемые (однократно программируемые ППЗУ). Соответствующим образом запрограммированные ППЗУ могут быть использованы для реализации различных логических функций. Однако структура ППЗУ не оптимальная для решения этих задач. Более подходящими для этой цели оказались структуры, получившие название «программируемые логические матрицы» (ПЛМ). Их преимущество в том, что их можно запрограммировать в оптимальном варианте с помощью ППЗУ — программаторов. В настоящее время логические матрицы бурно развиваются, их можно интегрировать на одном кристалле вместе с такими распространенными элементами ЗУ, как триггеры.

Статические ЗУ образуются матрицей ЗЭ, каждый из которых может быть установлен в одно из двух возможных состояний, сохраняющихся при поданном напряжении питания. Основным ЗЭ в СЗУ является схема триггера или логического элемента. В рабочем состоянии матрица статического ЗУ непрерывно потребляет энергию.

Динамическое ЗУ — это магрица элементов, для которых требуется периодическое восстановление информации. Эту операцию называют регенерацией. В ДЗУ в качестве ЗЭ используется конденсатор, в котором информация хранится в виде заряда Заряд на запоминающем конденсаторе с течением времени уменьшается Для восстановления заряда требуется периодическая подзарязка накопительного конденсатора. Схему регенерации для повышения надежности работы ДЗУ предпочтительнее размещать на его кристалле. Динамическая схема памяти эффективна для ОЗУ относительно большого объема. Память малого объема обычно реализуется на статических элементах.

Обычно биполярные ЗУ имеют значитель ю большее быстродействие, но существенно меньшую плотность упаковки элементов по сравмению с униполярными ЗУ. Биполярные ЗУ наиболее эффективны как высокоскоростные буферные ЗУ больших систем. Наиболее шпроко применяются биполярные ЗУ на ТТЛ- и ЭСЛ-структурах. Главное внимание при создании биполярных ЗУ уделяется увеличению плотности упаковки. Как пример такого направления совершенствования техно тог и п производства и разработки новых схем ЗЭ могут служить структуры И2Л

Запоминающие устройства на рМОП гранзисторах имеют минимальную себестоимость, но обладают низким быстродействием. ЗУ на пМОП-транзисторах по быстродействию в ряде случаев приближаются в биполярным. ЗУ на КМОП-схемах имеют краине пизкую статическую потребляемую мощность и среднее быстродействие Технология производства КМОП ЗУ достаточно сложла, и поэтому их

себестсичость выше, чем р- и п-канальных МОП-структур.

Стирание информации в ПЗУ с ультрафиолетовым (УФ) разрушением иакопленного заряда производится воздействием в течение 30 мнн потока УФ-излучения (длина волны $\lambda < 400$ им), направлениого периендикулярно плоскости входного окна корпуса микросхемы. При этом должны соблюдаться следующие условия энергетическая освещенають УФ-излуче из $E_c = 100$ Вт M^2 , интегральная доза облучения 10 Вт M^2 , гемпература корпуса микросхемы не более 70 °C.

Во избежание повреждений кристаллов статическим электричеством все выводы микросхемы (или платы с распаянными микросхемами) в процессе стирания должны быть закорочены При неполном стирании допускается продолжить облучение по 15 мин так, чтобы общая продолжительность воздействия УФ-излучечия не пре-

вышала 1 ч

В микропроцессорных и вычислительных устройствах нашли широкое применение следующие основные типы ЗУ регистровая память, встраиваемая в центральный процессорный элемент (общее число регистров обычно 8—14); сверхоперативная память (СОЗУ) емкостью примерно 64 стова и временем выборки несколько десятков наносекунд; оперативная память (ОЗУ) емкостью 4...16 тыс. слов с возможностью наращивания до 65 .128 тыс. слов; ПЗУ емкостью 8... 65 тыс. слов [1]

4.3.1. Оперативные запоминающие устройства

Как правило, микросхемы ОЗУ содержат на одном кристалле матрицу ЗЭ (накопитель), дешифраторы адреса, формирователи, усилители считывания и другие схемы угравления, необхотимые для функционирования ОЗУ

Из приведенной на рис. 4.7 к. асслфикации следует, что ОЗУ можно разделить на две большие группы: статические и динамиче-

ские. В наконителях статических ОЗУ применяются триггерные элементы памяти. В ОЗУ динамического типа ЗЭ служит конденсатор, в котором информация хранится в форме наличия или отсутствич заряда. Динамическая ЗУ имеют ряд преимуществ по сравнению со статическими ОЗУ. В табл. 4.2 приведены основные характеристики различных групп ДЗУ, которые нашли широкое применение в ЭВМ различных поколений.

Таблица 42

	Группы ДЗУ					
Параметр	I	11	111	11/		
Наибольшая емкость, бит//кристалл Время выборки считывания, не Потребляемая мощность, иВт/бит	4K 200 400 0,1 0,2	16K 200 300 0,04 0,05	64K 100 . 200 0,004 0,005	256K 150 . 200 0,003 0,004		

Преимуществом статических ОЗУ (RAM) перед ДЗУ (RAM D) является отсутствие схемы регенерации информации, что значительно упрощает управление СЗУ. Кроме того, схема СЗУ имеет, как правило, один номинал питающего напряжения. Типовые характеристики статических ОЗУ приведены в табл. 4.3. Наибольшим быстро-

Таблица 4.3

Параметр	r.de	T.TT	шстт	И²,Л	ηΜΟΠ	КМОП
Емкость, биг/крис- талл Время	256 16K	256 64K 50	1024 4096 5060	4K8K	4K 16K 45100	4K 16K
выборки считывания. нс Потребляе- мач мощ- ность, мВг/бит	35 2,0 0,06	1,5 0,03	0,5 0,3	0,1 0,07	0,24 0,05	0,02

действием обладают биполярные ОЗУ, построенные на основе элементов ЭСЛ и ТТЛШ. Перспективными являются ОЗУ, построенные на транзисторных структурах $И^2Л$, позволяющих уменьшить плошаль ЗЭ до $2000...100~\rm Mk\,M^2$ и снизить мощность потребления до нескольких микроватт на бит при времени выборки считывания $t_{\rm вст} = 50...150~\rm hc.$

Статические ОЗУ на МОП-транзисторах, несмотря на среднее быстродействие, получили широкое распространение, что объясняется существенно большей плотностью размещения ячеек на кристалле. чем у биполярных ОЗУ. Первые МОП ОЗУ изготавливались на основе рМОП-транзисторов с алюминиевым затвором. Они имели спавнительно высокое пороговое напряжение (до 5В), невысокое быстродействие и относительно большие размеры 3Э. Напряжение питания их отрицательное (до -27 В). После освоения технологии изготовления пизкопороговых МОП-транзисторов с кремниевыми самосовмещающимися затворами удалось уменьшить геометрические размеры 39 и снизить напряжение питания ОЗУ до -15 В. Использование транзисторов с каналами п-типа позволило еще более уменьшить геометрические размеры элементов и получить в 2,5 раза большую скорость их переключения, чем для транзисторов с р-каналами: единое напряжение питания 5 В обеспечивает непосредственную совместимость таких ОЗУ по логическим уровням с микросхемами ТТЛ [1].

Элементы ОЗУ на КМОП-транзисторах изготавливаются усложненной технологии и используются для построения статических ОЗУ только при необходимости достижения минимальной мошности потребления. В последние годы стал применяться при проектировании статических ОЗУ системно-технический прием, предусматривающий автоматический переход БИС в режим хранения по окончации сигнала выбора. Потребляемая мощность снижается при этом почти на порядок. Примером такой БИС служит статическое ОЗУ МК4109 фирмы Mostek.

Рассмотрим более подробно характеристики статических и динамических ОЗУ. По состоянню на 1987 г. разработано и выпускается более 70 скем статических ОЗУ различного схемотехнического исполиения. Достигнута емкость 64К бит при организации 16 разрядов

и времени выборки до 6 нс.

Ток потребления статических биполярных ОЗУ составляет 100... 200 мА, что в ряде случаев требует спижения температуры на корпусе В ближайшие годы следует ожидать появления более быстродействующих схем биполярных СЗУ с полиженным потреблением мощности. Широко применяются схемы на КМОП-транзисторах, среди которых наибольшее распространение получила серия КР537, для схем которой ток потребления в режиме обращения не превышает 60 мА, а в режиме хранения 0.001...5 мА. В большинстве схем этой серии предусмотрен режим хранения с пониженным напряжением питания 2 В. Это позволяет наиболее просто реализовать работу ОЗУ

от резервных батарей.

Динамические ОЗУ представлены в основном серией КР565 с максимальной емкостью 256×1 разряд и минимальным временем выборки 150 нс По сравнению со статическими эти ОЗУ требуют постоянного восстановления информации - регенерации, период которой составляет 1...8 нс. Пля организации процесса регенерации необходимы дополнительные схемы, которые используются для выборки адреса регенерируемой строки. Последовательность адресов устанавливается с помощью счетчика приращения адреса строки. Об окончании процесса регенерации сигнализирует таймер. В настоящее время разработана ИС К1801ВП1-030. Эти схемы осуществляют прием, хранение и преобразование адреса для накопителя ОЗУ, регенерацию памяги, связь накопителя ОЗУ и буферного регистра данных с каналом информацин ЭВМ «Электроника-60».

4.3.2. Постоянные запоминающие устройства

Основные характеристики восьми типов ПЗУ приведены в табл. 4.4. Наибольшую емкость при наименьшей потребляемой мощности имеют ПЗУ, построенные на основе пМОП-транзисторов. Для потребителей выбор типа ПЗУ во многом определяется не только электрическими параметрами этой БИС, но и способами ее программирования. ПЗУ могут программироваться как у потребителя, так и на предприятии-изготовителе. Существуют ПЗУ однократного и многократного программирования. Перепрограммирование некоторых типов ПЗУ можно проводить простой сменой команд.

Таблица 4.4

Парамстр	эсл	T.T.T	ттлш	рМОП	пМОП	кмоп	ИНОП	ПОМЕИГ
Емкость, бчт/кристалл Время выбор- ки считыва- ния, нс Потребляемая мощность, мВт бит	256 1024 20 0,8	1024 64K 50 350 0,41 0,5	1:24 64K 45 . 85 0,(1 6,1	4096 8192 500	8192 65536 30 0,61	64K 50 0,005	16384 350 0.61	256K 200 0,002

В накопителях масочного ПЗУ используются, как правило, транзисторы, подключенные соответствующим образом к строкам и столбцам накопителя. При этом наличие или отсутствие транзистора в узле пересечения строки, столбца соответствует хранению «1» или «0» в элементе памяти накопителя. Иногда используется принудительное закрывание транзисторов накопителя в тех узлах, где должны храниться нули информации. Такое закрывание выполняется на стадин изготовления ПЗУ специальными технологическими приемами [6]. Наиболее простыми являются масочные ПЗУ. Информация в масочные ПЗУ записывается при изготовлении ПЗУ на заводе заменой одного из фотошаблонов. Этот фотошаблоп слоя коммутации выполняется в соответствии с пожеланиями заказчика по картам заказа.

Для заказа микросхем предприятие-потребитель оформляет и направляет предприятию-изготовителю гараптийное письмо на выполнение заказа; карту-заказ (форма которой, как правило, приводится в ТУ на микросхему; перфоленту, содержащую программу о контрольной сумме; заявку с указанием требуемого числа микросхем. Обычно заказ принимается при изготовлении партии от 50 до 200 микросхем одной прошивки. Масочный способ программирования выгоден в случае крупносерийного производства; при малой тиражности и большой номенклатуре дополнительные затраты на фотошаблоны увеличивают стоимость микросхемы.

Примером заказных масочных ПЗУ могут служить микросхема сорий К596, КР1801. Изготовленные по заказу масочные ПЗУ могут иметь так называемые стандартные прошивки, в которые вводится информация, чаще всего используемая потребителем при создания вычислительных систем Это генераторы символов русских, латинских




Рис 49. Схема записи информации в масочном постоянном запоминающем устройстве на биполярных транзисторах

и других алфавитов, арифметические знаки и цифры в различных форматах (5×7; 7×9) с разверткой знаков по горизонтали и вертикали, функции sin, cos и т. п. Предусмотрен выпуск масочных ПЗУ знакогенераторов, выполненных по международному коду № 2 (ГОСТ 15607—70), по кодовой таблице ДКОИ (ГОСТ 19768-70) и кодовой таблице КОИ-7Н₂ (ГОСТ 13052—74). Масочные ПЗУ (ROM) включают программное обеспечение: редакторы текстов, ассемблеры и операционные системы для наиболее распространенных классов микроЭВМ. Стандартные прошивки имеются в микросхемах К155РЕ21—К155РЕ24, К555РЕ4 (генераторы символов русских, латинских алфавитов, арифметических знаков и цифр); КР505РЕЗ (генераторы символов, функций sin и преобразователи кодов ДКОИ8, KOH8); KP568PE1, KP568PE2, KP568PE3 (знакогенераторы и программное обеспечение микроЭВМ семейства «Электроника-Қ1»); КР1610РЕ1 (программное обеспечение микроЭВМ «Искра-226», микропроцессора серии 580). Такие ПЗУ строятся на основе матриц диодов либо биполярных, либо МОП-транзисторов. Диоды включены в схемы ПЗУ в тех пересечениях матриц, которые соответствуют записи «1» и отсутствуют в тех местах, где должны быть записаны «0». Внешние цепи управления дподных ПЗУ очень просты. Так как диодные матрицы представляют собой элемент с гальваническими связями, на выходе появляются почти такие же постоянные уровни напряжения, какие подаются на вход, и поэтому отпадает необходимость в выходном регистре для хранения информации. В масочных ПЗУ, построенных на основе биполярных транзисторов, «1», записываются в те 39 матрицы, где базы транзисторов присоединяются к входной линии. Базы транзисторов, соответствующих ячейкам матрицы, в которых должны храниться нули, не подключаются к входным шинам (рис. 4.9).

Аналогичные ЗУ на МОП-структурах проще, чем ЗУ на биполярных элементах. Они представляют собой полные матрицы, в которых «1» записывается при присоединении затвора к входу схемы, при записи «0» затвор к входу не подключается Масочные ПЗУ отличаются высокой надежностью, но не очель удобны потребителю, поскольку невозможно оперативно изменять информацию в ПЗУ без изготовления новой микросхемы.

Более удобны электрические программируемые ПЗУ (PROM), однако они дают возможность только однократной записи нужной информации у потребителя путем разрушения элементов структуры ПЗУ пол действием приложенного электрического напряжения или тока. Разрушаемыми элементами структуры могут быть специаль-

ные проводящие перемычки из металлической или поликремнисвой пленки, а также топкий слой деэлектрика или р-и переходы.

Применение однопрограммируемых IIЗУ в вычислительной системе наиболее целесообразно в небольшом количестве. Они энергонезависимы, просты в организации и управлении. Практически все промышленные типы однопрограммируемых ПЗУ имеют байговую (8 разрядов) или полубайговую (4 разрядов) организацию. Восьмиразрядная организация экономична и широко используется в микропроцессорных системах с байтовой обработкой данных. Программирование таких ПЗУ осуществляется на специальных устройствах-программаторах. Наиболее распространена серия микросхем ЗУ КР556, которая постоянно расширяется. При эксплуатации однопрограммируемых ПЗУ и в процессе программирования имеются случаи восстановления пережженных перечычек при иссоблюдении инструкции по программированию, изложенной в ТУ на микросхему.

Для большинства однопрограммируемых ПЗУ в инструкции предусмотрена электротермотренировка (ЭТТ), которая проводится чаще всего в течение 168 ч при повышенной температуре с подачей на микросхему определенного режима. После этого осуществляется контроль записанной информации. Электротермотренировка позволяет обнаруживать перемычки, склонные к восстановлению до эксплуатации ПЗУ. Если в процессе контроля после ЭТТ обнаружена ошнбка, допускается повторное программирование. Если ошибка обнаружена повторно, микросхема бракуется, Допускается проводить ЭТТ в составе аппаратуры. Наиболее универсальными являются перепрограмми-(репрограммируемые) ПЗУ—РПЗУ (RPROM), которые изготавливаются на основе МОП-структур и ЛИЗМОП (лавинная инжекция зарядов). Емкость гаких РПЗУ достигает 256К бит с организацией 32К×8. Информация стирается с помощью УФ-облучения кристалла Время выборки считывания таких РПЗУ 0,2...0,5 мкс. В накопителях РПЗУ используются специальные типы траизисторных структур, изменяющие свои характеристики при программировании РПЗУ. Это изменение характеристик и служит признаком храняшейся информации.

Успехи в технологии микросхем позволили создать новые эмементы цифровой аппаратуры — ПЛМ, которые нашли широкое применение в микропроцессориых устройствах управления. Так, в состав серии микросхем КР556 включены ПЛМ КР556РТ1 и КР556РТ2, выполняющие функции 16 входных переменных, 18 коньюнкций, 8 выходных функций. Время выборки ПЛМ 70 нс. Схема КР556РТ1 имеет огкрытый коллектор на выходе, а КР556РТ2 — три состояния.

4.4. Основные серии микросхем запоминающих устройств и их функциональный состав

Как было показано выше, основным элементом матрицы ЗУ является ЗЭ, в качестве которого чаще всего применяется триггер. Однако электрические парамегры ЗУ зависят не только от свойств ЗЭ, но и от организации БИС памяти.

Основными параметрами микросхем ЗУ являются: емкость, измеряемая числом двоичных единиц информации (бит), хранящихся


Тип мнкросх-м	Техноло- гия	Емкость. (организа- ция), бит	Время выборки адреса, не	Ток потребления. мА (гин выхода, премя хранения информации при отключения источнике питания, ч)	Условное обозначе- ине корпуса	Номер рисунка
		Статиче	?ch.ie	03У		
K155PI13	ТТЛ	16(8×2)	45	170,0	230.24-2	См табл.
КМ155РУ2 К500РУ145 5 00РУ148	LTI LOE LOE	64 (16×4) 64 (16×4) 64 (64×1)	60 10 15	105,0 14) 110	201.10-6 238 16-2 238 16-2	26, рис 99 1 2 См табл.
К Р531РУ8	ттлш	64(16×4)	35	110	201.16-16	29, рис 30 См. табл.
К Р531РУ9	ттлш	64(I6×4)	35	105	201.16-16	26, рис 10 См. табл.
K155PУ5 K500PУ410 K561PУ2A 564PУ2A	ТТ.; ЭС Т КМОП КМОП	256 (256×1) 256 (256×1) 256 (256×1) 256 (256×1)	60 25 600 45	140,0 125 0,01 Р=150 мВт	238.16-2 238.16-2 2106.16-2 4112 16-1	2 6, рис 139 3 4 5 См табл.
КР185РУ9 132РУ1 КР132РУ3А КР132РУ4А	TT.T tiMOIT tiMOIT tiMOIT	512(512×1) 1K(1K×1) 1K(1K×1) 1K(1K×1)	45 450 60 25	200 70 100 60	2121.28-4 4112.16-2 2103.16-6 2103.16-2	2.13, рис. 41 6 7 8 9
К134РУ6	r.T.7	1K(1K×1)	150	70	4112 16-2	См табл.
K155PY7 KM185PY7 K500PY415A KP565PY2A K1500PY415	1TЛ 1ТЛ ЭСЛ пМОП ЭС 1	1C24(1024×1) 1K(256×4) 1K(1K×1) 1K(1K×1) 1K(1K×1)	45 45 20 450 20	140.0 155 140 60 150	238 16-2 21 8.22-1 238.16-2 2103 16-8 4106 16-4	2 6. рис. 119 10 11 12 13 См. табл.
1604РУ1	кмоп	1K(1K×1)	200	3 (динами-	4112.16-1	2.9, рис. 45 14
KM185PV8 KM132PV5A KM132PV8A KM132PV9A 537PV2A	FIJ nMOH nMOH nMOH KMOH	2K(256×8) 4K(4K×1) 4K(1K×4) 4K(1K×4) 4K(4K×1)	45 75 60 50 320	ческий) 185 16) 150 180 0,3 (режим	2108.22-1 2104.18-1 2104.18-1 2104.18-1 427.18-2	15 16 17 18
КР537РУ3Б 537РУ13	КМОП КМОП	4K(4K×1) 4K(1K×4)	150 200	хранения) 20,0 15 (динами-	2107.18-1 427.18-2.02	19 20
537РУ14А	КМОП	4K (4K×1)	110	ческий) 45 (динами-	427.18-2.02	2 1
K541PY1A KP541PY2A KP132PY6A	И ² Л И ² Л nMOП	4K(4K×1) 4K(1K×4) 16K(16K×1)	70 90 45	ческий) 95 100 25 (режим	4112.18-1 2102.18-1 2140.65,20-3	2 2 23 24
KM185PУ10 KP537PУ8A 537PУ8A	ТТЛ КМОП КМОП	16K(16K×1) 16K(2K×8) 16K(2K×8)	50 150 220	хранения) 150 20,0 10 (динами- ческий)	2108,22.1 239,24-2 405,24-2	25 25


Тип микросхем	Техноло- гия	Емкость, (организа- цня), бит	Время выборки адреса, нс	Ток потребления, мА (тип выхода, время хранения пиформации при отключенном источнике пптания, ч)	Условное обозначе- ние корпуса	Номер рисунка
537РУ9А	КМОЦ	16 K (2K×8)	240	1 мижэq)	4131.24-3	26
K1500PY180	ЭСЛ	16K(16K×1)	35	хранения) 210	4114.24-3	27
•		Динамич	сские	, 03у	•	'
KP565PV1A KP565PV6B KP565PV5B K565PV7B	nMOП nMOП nMOП nMOП	4K(4K×1) 16K(16K×1) 64K(64K×1) 256K(256K×1)	200 120 120 150	400 230 230 230 340	210A .22-3 2103 .16-2 2103 .16-8 2103 .16-13.01	28 29 30 31
	Постоянн	ные ЗУ, програм	ишру	емы е мас киј	рованием	
K155PE21	ттл	1K (256×4)	60	130	238.16-2	См. табл. 2.6,
K155PE22	ттл	1K (256×4)	60	130	238.16-2	рн с. 109, <i>a</i> См. табл. 2.6,
K155PE23	гтл	1K (256×4)	60	130	238.16-2	рнс. 199, а См. табл. 2.6,
K155PE24	ттл	1K(256×4)	60	130	238.16-2	рис. 109, а См. табл. 2.6,
KD368PE1 541PE1 KA1603PE1	ъМОП П²Л КМОП	16K(2K×8) 16K(2K×8) 16K(2K×8)	45°) 100 50	37 90 0,100 (три состо-	2120.24-3 405.24.2 405.24.7	рие. 109, <i>б</i> 32 33 34
KP568PE2 KP588PE1 K596PE1 KP1801PE2A	рМОП КМОП ТТЛ пМОП	64K(8K×8) 64K(4K×16) 64K(8K×8) 64K(4K×16)	250 50 350 30	яния) 53 3 145 60 (динами	2121.28-5 239.24-2 4131.24-3 239.24-1	35 36 37 38
K P563PE3	рМОП	128K(16K×8)	550	ческий) 50	2121.28-5	3 9
	Постояннь	іг ЗУ с электри	чески	м програчли	ированием	
K F00PT416	эсл	1K(256×4)	20	140 (открытый	238.16-2	40
KP556PT4	гтлш	1K(256×4)	70	эмитгер) 13:) (открытый	238.16-2	41
5 56PT4 K P553PT11 K 1500PT416	ТТ.ПШ ТТЛШ ЭСЛ	1K(256×4) 1K(256×4) 1K(256×4)	90 45 20	коллектор) 140 130 140 (открытый	492.16-32 238.16-2 4106.18-4	41 42 См. табл. 2.9,
5 56PT5	ттлш	4K(512×8)	70	эмитгер) 190	4118.24-1	рис. 59 43


Тип микросхем	Техноло- гия	Емкость, (организа- ция), бит	Время выборки адреса, нс	Ток потребления, мА (тип выхода, время хранения виформации при отключенном источнике питания, ч)	Условног обозначе- ние корпуса	Номер рисунка
ҚР556РТ5	ттлш	4K(512×8)	70	190 (открытый	239.24-2	43
KP556PT12 KP556PT13 KP556PT17	ТТЛШ ТТЛШ ТТЛШ	4K (1K×4) 4K (1K×4) 4K (512×8)	60 60 50	коллектор) 140 140 175 (три со-	2104.18-5 2104.18-5 239.24-2	44 45 46
KM1608PT2	ттлш	4K(518×8)	35	стояния) 185 (три со-	2108.22-1	47
KP556PT14 KP556PT15 556PT6 556PT7 KP556PT!8	ТТЛШ ТТЛШ ТТЛШ ТТЛШ ТТЛШ	8K(2K×4) 8K(2K×4) 16K(2K×8) 16K(2K×8) 16K(2K×8)	60 60 100 100 60	стояния) 140 140 185 185 180 (три со-	210418-5 210418-5 405.24-1 405-24-2 239.24-2	48 49 50 51 52
ҚР5 56РТ1€	шлтт	64K (8K ×3)	85	стояния) 190 (три со-	239.24-3	53
KM1608PT1	ттли	256 (32×8)	35	стояния) 115 (три со- стояния)	201.16-17	54
	Про	рераммируе ные	1021i'i	еские матри	પ ાન	
556PT1	ттлш	16-входные переменные	5 0	180 (динамиче-	4119.28-1	5 5
KP556PT1	ттлш	48 конъюнк- ций, 8 выход-	7 0	ская) 170 (открытый	2121.28-1	55
KP556PT2	ттлш	ных функций То же	8 0	коллектор) 180 (три со-	2121.28-1	56
1515XM1	кмоп	Миогофуик- циональная цифроьая матрица	6	стояния) 0,5	4135.642	-
K1520XM1 K1520XM2 556PT3	пМОП пМОП ТТЛШ	To ke	- 60	<u> </u>	4135.54-1 Макет 4-1с8 4119.28-1	- 57
Посточны		огократным пер гписью и стиран			инем с элект	грическо й
KP558PP1	рМНОП	2K(256×8)	500	20 (суммар- ный ток,	405.24-7	58
558PP[пМНОП	2 K (256×8)	220	3.00) 15 (динамиче-	405.24 2	58
				ский 3000)		_
						2177


Тип микросчем	Гехноло- гъя	Емкость, (организа- ция). бит	Время выборки адреса, нс	Ток потребления, мА (тип выходы, время хранения информации при отключенном источнике питания, ч)	Условное обозначе- ние корпуса	Номер рисунка	
KP1601PP1 KP558PP2A KP1601PP3 KM558PP3	рМНОМ пМНОМ рМНОМ пМНОМ	4K(1K×4) 16K(2K×8) 16K(2K×8) 64K(8K×8)	1700 350 600 430	30 (5000) 120 (5000) 4) (3000) 8) (15000)	2120,24-3 405,24-7 2121,28-5 2121,28-6	59 60 61 62	
Посточнн	ные ЗУ с л	ногокрагным п	грогра	м чирование	и и УФ-сти	раниеч	
K573PФ1 K573PФ2 K573PФ5 K573PФ3 K573PФ4A K573PФ6A K573PФ81A K573PФ81A	пЛИЗМОП пЛИЗМОП пЛИЗМОП пЛИЗМОП р.ТИЗМОП пЛИЗМОП г.ЛИЗМОП пЛИЗМОП	8K (1K×8) 16K (2K×8) 16K (2K×8) 64K (4K×16) 64K (4K×8) 64K (8K×8) 128K (16K×8) 256K (32K×8)	450 450 450 400 300 300 350 350	(30 (100 000) 90 (100 000) 100 (150 000) 85 (15 000) 70 (100 000) 120 (43 000) 100 (25 000) 100 (25 000)	210B.24-5 210B.24-5 210B.24-5 210B.24-5 210B.24-5 2121.28-8 2121.28-8 2121.28-8 2121.28-8	63 64 65 66 67 68 69 69	
	Ассоциаливные ЗУ						
K589PA04	ТТЛШІ	16 (4×4)	3)	120	230 24-2	70	


K155PY 2	K500P4145	K155PY5, 133PY5	K500PY410
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$
Puc 1	Рис. 2	Puc. 3	Pue. 🖟












































в ЗУ; быстродействие, определяемое временем обращения к ЗУ! (дополнительно быстродействие может быть охарактеризовано также временем записи и временем считывания), мощность всей микросхемы ЗУ в целом. Важной характеристикой является также степень интеграции, выраженияя в числе элементов или эквивалентных логических элементов на корпус.

Разработка микросхем ЗУ идет по двум направлениям выпускаются специальные серии ЗУ (например, 132, 1601, K573) и разрабатываются ЗУ для расширения традиционных серий цифровых микросхем ТТЛ и ЭСЛ, в состав которых введены ОЗУ на 256 бит с произвольной выборкой и схемами управления (К155РУБ), ОЗУ на 4096 бит (К500РУ170). В состав серий микросхем на КМОП-транзисторах включены ОЗУ на 256 бит (561РУ2А, К176РУ2).

Типы и основные карэктеристики специальных серий микросхем ЗУ, которые нашли применение в ЭВМ промышленного назначения, приведены в табл. 4.5. Как видно из таблицы, максимальная емкость ОЗУ и ПЗУ 256К бит достигнута на основе пМОП и пЛИЗМОП микросхем. Приведенные в табл. 4.5 ЗУ могут быть использованы при построении аппаратуры на базе МПК.

Особый интерес представляют ЗУ, выполненные по технологии МНОП, так как они позволяют сохранять информацию при отключенном напряжении питания. Например, для микросхем КР558РРЗ время хранения информации составляет 15 000 ч. Большие перспективы в области повышения стелени интеграции, уменьшения мощ-

¹ Имеется в виду время от момента подачи сигнала обращения до момента окончания процесса записи или считывания информации из ЗУ.

ности потребления и увеличения быстродействия открываются с дальнейшим совершенствованием таких схемотехнических и технологических направлений, как структуры ТТЛШ, пМОП, КМОП, ЛИЗМОП и МНОП.

Микросхемы, выполненные по технологии ЛИЗМОП на основе лавинной инжекции заряда, гакже позволяют сохранять информацию при отключении напряжения питания. Для микросхем Қ573РФ1 это время составляет 100 000 ч, стирание информации производится УФ-облучением.

Глава 5.

Аналоговые интегральные микросхемы

5.1. Назначение и применение

Аналоговые микросхемы предназначены для преобразования и обработки сигналов, изменяющихся по закону непрерывной функции. Несмотря на широкое применение цифровой обработки информации, аналоговые микросхемы используются как самостоятельно, так и в сочетании с цифровыми микросхемами. К аналоговым микросхемам относятся усилители, стабилизаторы напряжения и тока, специализированные микросхемы для радиоприемных и телевизионных устройств, аналоговые перемножители сигналов, компараторы, аналоговые ключи и коммутаторы, а также микросхемы для цифро-аналогового и аналого-цифрового преобразования информации.

Особенностями аналоговых микросхем являются большее по сравнению с цифровыми число параметров, требуемое для их правильного применения, сложность внутренней структуры и необходимость нескольких источников питания. Как правило, для выполнения заданной функции аналоговые микросхемы требуют подключения внешних

элементов, число которых иногда значительно.

Дать информацию о всех выпускаемых типах микросхем не пред ставляется возможным, поэтому в главе описаны наиболее важные их представители, условные обозначения которых приведены в табл. 5.1,

5.2. Операционные усилители

5.2.1. Классификация

Операционным называется усилитель, предназначенный для выполнения математических операций при использовании его в схеме с обратной связью. Однако область применения ОУ, выполненного в виде микросхемы, значительно шире. Поэтому в настоящее время под ОУ принято понимать микросхему — усилитель постоянного тока, позволяющий строить узлы аппаратуры, функции и технические характеристики которых зависят только от свойств цепи обратной связи, в которую он включен.

Тип микросхем	Функциональный аналог	Тип корпуса (см табл 1.4)
	Оперициочные усилител	nu -
KP140УД1 KP140УД5 KP140УД6 KP140УД7 KP140УД7 KP140УД1 KP140УД11 KP140УД19 K140УД13 KP140УД13 KP140УД17 KP140УД18 KP140УД20 140УД21 140УД21 140УД21 140УД21 140УД23 140УД24 140УД24 140УД26 140УД27 154УД1 154УД1 154УД1 154УД1 K1401УД2 K1401УД2 K1401УД2 K1401УД2 K1401УД1 K1401УД2 K1401УД1 K1401УД2 K1401УД1 K1401УД2 K1401УД1 K1401УД2 K1401УД1 K1401УД1 K1401УД1 K1401УД1 K1401УД1 K1401УД2 K1401УД1	μΑ702 MC1456 μΑ741 μΑ740 LM318 μΑ776 —— LM308 OP 07E μΑ747 —— μΑ747 —— LF157 ICL7650 OP37 OP27 HA2700 ΑD507, HA2530 ΑD509 —— LM2900 —— LM343 CA3140 —— LM343 CA3140 —— μΑ740 CA3130 μΑ725 TBA931 μΑ709 LM101 AD513 TAB1042 TAB1042 μΑ791 ICL7612	201.14-1 201.14-1 2101.8-1 2101.8-1 2101.8-1 2101.8-1 2101.8-1 2101.8-1 2101.8-1 2101.8-1 201.14-1 301.8-2 2101.8-1 201.14-1 301.8-2 301.8-2 301.8-2 301.8-2 301.8-2 301.8-2 301.8-2 301.8-2 201.14-1 201.14-1 201.14-1 201.14-1 201.14-1 201.14-1 201.14-1 2101.8-1

		Прооолжение табл 5 1		
Тип микросхем	Функциональный аналог	Тип корпуса (см. табл 14)		
КР1427УД1 К1423УД3 КР1401УД5 К1429УД1	NE5517 LM392 LM358 L272	2103 16-8 4103 8-1 2101 8-1 1102 9 5		
	Ко ип араторы			
KP521CA4 K554CA1 K554CA2 K554CA3 K521CA5 K1121CA1 K1401CA1 K1401CA2	SE527K uA711 uA710 LM111 — LN1339 LN12901	201 14-1 201 14-1 201 14-1 201 14-1 401 14 4 4112 16 3 2102 14-2 2102 14-2		
A	на эговые перемн <mark>ожи</mark> те	Au		
KP140MA1 KP525ПС1 K525ПС2 KM525ПС3 KP525ПС3	MC1595 AD530 —	201 14 1 201 14-10 201 14-10 201 14-1 201 14-1		
Схемы	для телевизио нных при	е мников		
K174YP1 K174YP2 K174YP4 K174YP5 K174AФ1 K174AФ5 K174XA1 K174XA8 K174ПC4 K174XA9 I'174XA11 K174XA9 I'174XA11 K174XA17 K174XA17 K174YII K174YII K174YII K1003KH1 K1003KH1 K1003KH3 K1106XII K1106XII	TB 4-120 IB 4-140 IB 4-1200 TD 1-2541 TB 1 920 IB 1 530 TD 1 2530 I 2TC 1-640 TC 1 650 TC 1 640 TD 1 2591 TD 1 2591 TD 1 3501 IC 1-660 TB 1-570 TD 1 1170 S 1 5580 S 1 5590	201 14-1 238.12-1 201 14-1 238 16 2 238 16-2 238 16-2 238 16-2 238 16-2 238 16-2 201.14-1 238.16-2 238 16-9 239 24-2 239 24-2 238 16-2 238 16-2		

TH MERPOCNET	Функциен търып из ог	ти корпус (см. гет 14)
KP10213 P1 KP1021X 11 KP1021X A2 KP1021X A3 KP1021X A4 K1021X \5 K10213 H1	TD 43541 TD 12582 TD 42578 1 TD 13591 A3562 A TD 43562 A TD 435620 TD A36520 TD 12611A	238 16 2 238 16 2 2101 18 7 25° 24 — 2121 28 5 «БЛИК 1102 9 5
С.	acue dia pastonpuer m	<i>५∈ 8</i>
K157XA1 K157XA2 K174YP3 K174XA2 K174XA6 K174XA10 K174XA12 K174XA14 K174IIC1 K174YP7 K174YP8 174YP9 K174XA15 K174XA15 K174XA15 K174XA19 KA1508XJ1 KP1015XK2 KP1015XK3	S042 TCA770 TDA2545 TD \1052 TDA1093 TD\1093B C\775 \MPD2819 \MPD2819C	201 14 1 201 14 1 201 14 1 201 16 6 238 16 3 238 16 2 238 16 1 2120-2 5 201 14 1 238 16 1 2103 16 9 238 18 1 238 16 2 2103 16 9 4 4 aferra 238 18 3 239 18 3
	усы ште и чичкой частог	rbi
K174\H2 K174\H4 K174\H5 K174\H7 K174\H7 K174\H8 K174\H9 K174\H10 K174\H11 K174\H11 K174\H13 K174\H14 K174\H15 K174\H15 K174\H17 K174\H17 K174\H18 K\P13\H17 K175\H11 K538\H11 KP538\H3	TPA 810 TDA 2020 TCA 730 AN7145M, AN7146M TA7688 TDA2030 LM3&2	201 14 1 238 12 1 238 12 1 238 16 2 238 16 2 2104 12-1 238 16 2 201 14-1 238 16 2 203 16 1 1501 5-1 1503 10 11 1 1503 1-1 408 16-1 1501 5-1 201 14-1 301 8 2 2101 8 1

Функциональный аналог

Тип кэрпуса (см. таба 14)

Цифро-ана гоговые преобразователи

КР572ПА1 К572ПА2 К594ПА1 К1108ПА1 К1118ПА2 КР1118ПА3 КР1118ПА4 КМ1118ПА1	AD7520 AD7545 AD562 HI562 TDC1016J SP976B	201.16-12 4134.48-2 405.24-2 2106.24-1 2105.24-3 2105.24-3 2105.24-3
	MC10318 DAC85C DAC85C-CB1 DAC9377	

Аналого-цифровые преобразователи

		ł
К572ПВ1	AD7570	4134.48-2
КР572ПВ2	IC 7101	4134.48-2
К572ПВ1	TLC532A	2121.28-6
КР572ПВ5	LCL7106	2123.40-2
К1107ПВ1	TDC1014	2207.48-1
К1107ПЗ2	TDC1007	2136.64-1
К 1107ПВ3	SDA5020	201.16-13
К1107ПВ4	TDC1025	2136.64-1
К !108ПВ1	TDC1013	210Б.24-1
КР1108ПП1	VFC-32KP	201.14-2
К1113ПВ1	AD571KD	238.18-1
K1100CK2	LF-398	201.14-1
K1100CK3		201.14-1
·		

Коммута**торы**

K190KT1П K190KT2П KP590KT1 KP590KH1 543KH1 543KH2 513KH3 K591KH1 K591KH2 K591KH2 K591KH3 KP590KH2 K590KH3 KP590KH4 K590KH4 K5590KH4 K5590KH4	MEM2009 LM160 AD7519 3708 AV-6-4016 DG506 DG201 MEM5116 HI 507 HI 506 HI 1800 HI 509A HI 508A CD22100 CD22102	201.14-1 201.14-1 238.16-2 238.16-2 429.42-1 429.42-1 212.32-1 212.32-1 212.32-1 238.16-2 402.16-2 238.16-2 427.18-1 212.32-1

Тип микросхем	Функциональный аналог	Тип корпуса (см. табл. 14)	
	Ключи		
KP590KH4 KP590KH5 KP590KH7 K590KH8 590KH11 590KH12 590KH13 K1109KH2 K1109KT2	HI 5043 HI 201 HI 5046 SD5000 DG509, MUD807M AD7591 HI 401 D1510 ULN2001A	238.16-2 238.16-2 238.16-2 402.16-18 402.16-18 427.18-1 402.16-18 2104.18-4 238.16-3	
	Стабил изаторы		
KP142EH1 KP142EH2 K142EH3 K142EH4 K142EH5 K142EH6 K142EH8 K142EH9 K142EH1 142EH10	μΑ723 μΑ723 — 1501 μΑ7808Κ μΑ7818 LM100 LM137K; 7905	2102.14-1 2102.14-1 4116.8-2 4116.8-2 4116.4-2 4116.4-2 4116.4-2 4116.4-2 4116.4-2 4116.4-2 4116.4-2 4116.4-2	

Интегральный ОУ имеет следующие основные параметры;

1. Коэффициент усиления напряжения Куи — отношение изменеотондоже опненемки ото умещевавшем к вызвавшему его изменению входного напряжения. В общем случае коэффициент напряжения ОУ, не охваченного обратной связью, равен произведению \hat{K}_{NU} всех его каскадов, В настоящее время Ку пекоторых усилителей по постоянному току превышает 3.106. Однако значение его уменьшается с ростом частоты входного сигнала, при этом суммарная амплитудно-частотная характеристика (АЧХ) имеет столько изломов, сколько усилительных каскадов в ОУ. Каждый каскад на высоких частотах вносит фазовый сдвиг, который влияет на устойчивую работу ОУ, охваченного отрицательной обратной связью (ООС). Устойчивой работы усилительных каскадов ОУ добиваются введением частотной коррекции — внешних нагрузочных RC-цепей. Для стабилизации двухкаскадного усилителя обычно требуется одна цепь, трехкаскадного — две. Многие ОУ последних выпусков не требуют внешних цепей коррекции, так как в их схему уже введены необходимые элементы.

2. Частота единичного усиления f_1 — значение частоты входного сигнала, при котором значение коэффициента усиления напряжения ОУ падает до единицы. Этот параметр определяет максимально реа-

лизуемую полосу усиления ОУ. Выходное напряжение на этой час-

тоте ниже, чем для постоянного тока примерно в 30 раз.

3. Максимальное выходное напряжение $U_{\rm Bыx\ макс}$ — максимальное значение выходного напряжения, при котором искажения пе превышают заданного значения. В отечественной практике этот пара метр измеряется отпосительно нулевого потенциала как в положительную, так и в отрицательную сторону $\pm U_{\rm Bыx\ макс}$. В зарубежных каталогах приводят значение максимального диапазона выходных напряжений, который равен $2U_{\rm Bыx}$. Выходное напряжение измеря ется при определенном сопротивлении нагрузки. При уменьшении сопротивления нагрузки величина $U_{\rm Bыx\ макс}$ уменьшается.

4. Скорость нарастання выходного напряжения $v_{U_{\text{вых}}}$ — отношение изменения $U_{\text{вых}}$ от 10 до 90% от своего номинального значения ко времени, за которое произошло это изменение. Параметр характеризует скорость отклика ОУ на ступенчатое изменение сигнала на входе; при измерении ОУ охвачен ООС с общим коэффи-

циентом усиления от 1 до 10.

5. Напряжение смещення $U_{\text{см}}$ — значение напряжения, которое необходимо подать на вход ОУ, чтобы на выходе напряжение было равно нулю. Операционный усилитель реализуется в виде микросхемы со значительным числом транзисторов, характеристики которых имеют разброс по параметрам, что приводит к появлению постоянного напряжения на выходе в отсутствие сигнала на входе. Параметр $U_{\text{см}}$ помогает разработчикам рассчитывать схемы устройств, подбирать номиналы компенсационных резисторов.

6. Входные токи $I_{\text{вх}}$ — токи, протскающие через входные контакты ОУ. Эти токи обусловлены базовыми токами входных бипо лярных транзисторов и токами утечки затворов для ОУ с полевыми транзисторами на входе. Входные токи, проходя через внутрениее сопротивление источника сигиала, создают падения напряжений, которые могут вызывать появление напряжения на выходе в отсутст-

вие сигнала на входе.

7. Разность входных токов $\Delta I_{\text{вж}}$. Входные токи могут отличаться друг от друга на 10...20 %. Зная разность входных токов, можно легко подобрать номинал балансировочного резистора.

Все параметры ОУ изменяют свое значение — дрейфуют с изме-

нением температуры. Особенно важными дрейфами являются:

8. Дрейф напряжения смещения ΔU_{cm} . 9. Дрейф разности входных токов $\Delta \Delta I_{sx}$.

- 10. Максимальное входное напряжение $U_{\text{вх}}$ напряжение, прикладываемое между входными выводами ОУ, превышение которого ведет к выходу параметров за установленные границы или разрушению прибора. В таблицах приводятся значения $\pm U_{\text{вх}}$, в зарубежной литературе абсолютные значения диапазона.
- 11. Максимальное синфазное входное напряжение $U_{\text{вх сф}}$ наибольшее значение напряжения, прикладываемого одновременно к обоим входным выводам ОУ относительно нулевого потенциала, превышение которого нарушает работоспособность прибора. В отечественной документации приводят модуль величины $U_{\text{вх сф}}$, а в зарубежной диапазон.
- 12 Коэффициент ослабления синфазного сигнала $K_{\text{ос с} \Phi}$ отношение коэффициента усиления напряжения, приложенного между входами ОУ, к коэффициенту усиления общего для обоих входов напряжения.

13 Выходной ток $I_{вых}$ — максимальное значение выходного тока ОУ, при котором гарантируется работоспособность прибора. Это значение определяет минимальное сопротивление нагрузки. Очень важно при расчете комплексного сопротивления нагрузки учитывать, что при переходных процессах включения (выключения) ОУ значения емкостной или индуктивной составляющей сопротивления нагрузки резко изменяются и при неправильном подборе нагрузки схема может выйти из строя.

Часто вместо значения $I_{\rm B, IIX}$ в документации приводят минимальное значение сопротивления нагрузки $R_{\rm w}$. Большая часть OV, разработанных в последнее время, имеет каскад, ограничивающий величину выходного тока при внезапном замыкании выходного контакта на шину источника пигания или пулевой потенциал. Предельный выходной ток при этом — ток короткого замыкания $I_{\rm N,3}$ равен 25 мÅ.

Конструкторы и технологи микросхем ОУ постоянно ищут способы улучшения основных параметров приборов: увеличения K_{yU} f_1 , $v_{U_{\rm BIN}}$ и др. Применяя схемотехнические решения и вводя новые технологические приемы, стараются снизить значения паразитных» параметров $U_{\rm cu}$, $I_{\rm BN}$, $\Delta I_{\rm EN}$ и их дрейфов, а гакже мощность, потребляемую прибором. Как правило, достичь максимальных значений для всех параметра невозможно. Достижение максимального значения одного параметра часто осуществляется за счет улудшения другого. Так, увеличение коэффициента усиления по напряжению влечет за собой снижение частотных свойств, и наоборот.

Как результат поисков и эволюшии схемогехнических и технологических решений был создан ряд ОУ, который согласно квалификации по ГОСТ 4.465—86 делится на: универсальные (общего применения), у которых $K_{yU}=10^3...10^3$; $f_1=1,5...10~M\Gamma$ и; прецизнонные (ин трументальные) с $K_{zU}=10^3...10^3$ и гарантированными малыми уровнями $U_{cm} \leqslant 0.5~MB$ и его дрейфа: быстродействующие со скоростью нарастания выходного напряжения $v_{U_{BMX}} \gg 20~B/\text{мкс}$; регулируемые (микромошные) с током потребления $I_{not} < 1~\text{мA}.~B$ данной главе отдельно рассматриваются многокапальные ОУ и ОУ с повышенными выходными характеристиками $U_{\text{вых}}$ и I_{FMX} .

5.2.2. Универсальные операционные усилители

На рис. 5.1.a приведена базовая схема двулкаскадного универсального ОУ, содержащая входной дифференциальный усилитель (транзисторы VT1 — VT4) и второй каскад усиления с общим эмиттером (транзисторы VT5, VT6). На выходе схемы включен двухтактный усилитель мощности — эмиттерный повторитель, работающий в режиме АВ. Второй каскад работает как интегратор на высоких частотах, поскольку от коллектора на инвертирующий вход (базу VT5) включен конденсатор коррекции $C_k \approx 30$ пФ. Данное интегрирующее звено дает единственный полюс для амилитудной частотной характеристики ОУ.

Работу входного дифференциального каскада можно проидлюстрировать диаграммой распределения токов (рис. 5.1, б). В отсутствие входного напряжения токи эмиттеров транзисторов VT1 и VT2 равны величине I₁, поэтому одинаковы и токи эмиттеров транзисторов VT3 и VT4. При этом полагаем, что базовые токи транзисторов




Рис 5.1. Базовая схема двухкаскадного универсального операцион пого усилите ия

a-yпрощенная при дипиальная схема; $\delta-$ доры тосов ди в ревидия высок, каскада

пренсбрежимо малы. При идентичности технологических параметроз транзисторов тох VT4 ьсегда будег равен току VT3 Такое включние транзисторов называют «зеркалом токов». Потенциал гочки В выхода дифференциального усилителя, равен примерно $2U_{E9}$. Косло появляется напряжение между входами ОУ, токи эмиттеров VT и VT2 изменяются на $\pm g_{\rm mi}U_{\rm Bx}/2$, где $g_{\rm tat}=1/2\phi_{\rm T}$ — крутизна усиле ньи транзистора; $\phi_{\rm T}\approx 26~{\rm MB}$

Допустим, что ток транзистора VT1 получил приращение $\Delta t = -g_{m1}U_{Bx}/2$ Тогда ток VT2 должен уменьшиться на величину $-g_{m1}U_{Bx}/2$, поскольку оба транзистора питаются от генератора ста бильного тока (ГСТ).

Нагрузка «Зеркало токов» удванвает изменение тока $\Delta I_{\rm вых1}$ на выходе первого каскада Действительно, в точку В втекает ток сигнала $I_{\rm вых1} \!\!=\!\! -2\Delta I$, лоскольку второе приращение ΔI есть откли коллекторной цепи транзистора VT4 на изменение его базового пъряжения, которое, в свою очередь, вызвано приращением тога транзистора VT3 на величьиу ΔI . Далее сигнал усиливается вторы каскадом (транзисторы VT5 и VT6) и поступает на усилитель мочености ОУ, транзисторы (VT7 и VT8) которого, как правило, работа ют в режиме ΔB . Токи I_1 и I_2 каскадов ОУ стабилизируются различными по конфигурации схемами внутренией стабилизации Коэффициент усиления по напряжению ОУ на низкои частоте $K_{yl} = U_{r,bix}/U_{Bix} \approx g_{mi}h_5h_6h_7$. $R_H/(1+R_{Bix}/R_{Bixi})$, где R_H — сопротивлени нагрузки: h — коэффициент усиления транзистора по току; $R_{\rm Bixi}$ — выходное сопротивление первого каскада; R_{ex2} — входное сопротивление второго каскада.

Коэффициент уси иения напряжения ОУ на высокой частоте затрисит в основном от частотных свойств второго каскада — интегратора: $K_{yU}(\omega) = U_{B \, \text{Li} \, x}(\omega) / U_{B \, x}(\omega) = g_{m1} / C_{\kappa}(\omega) = g_{m1}(\omega C_{\kappa})$, где C_{κ} — емкость корректиующего конденсатора; $\omega = 2\pi f_{B \, x}$, $f_{B \, x}$ — частот. Входного сигнала.




Рис 52. Операционный усилите тъ КР140УД7:

« — схема включения в режиме повторителя, б — схема подключения конденватора для уветичения скорости нарастания выходных пларо-кечий В скобках указаны выводы микросхемы КР140УД709.

Полная принципиальная схема двулкаскадного ОУ огличается от схемы-молели большим числом вспомогательных элеменгов, обеспечивающих надежную работу микросхем при изменяющихся внешних условиях (температуре, напряжении пигания) Операционный усилитель КР140УД7 имеет более сложный входной усилитель, что позволяет повысить входное сопротивление до 100 кОм В состав ОУ входит схема стабилизатора. Схема имеет внутренний конденсатор коррекции Ск с номиналом 30 пФ. поэтому АЧХ ОУ полностью скорректирована Наклон АЧХ (—20 дБ/дек) и постоянный фазовый сдвиг на высоких частотах, равный 90°, допуснот использование ОУ в режимс повторителя бек допо интельных элементов частотеми повторителя бек допо интельных элементов частотем схемы повторителя бек допо интельных элементов частотем повторителя бек допо интельных в повторителя в повторителя бек допо интельных в повторителя в повторите




Рис. 5.3. Принципиальная электрическая схема операционного усилителя Қ553УД2

Тип микросхем	$K_{yU} \times 16^3$	U _{CM} , MB	ΔU _{см} , мкВ/°С	I _{вх} , нА	ΔI_{BX} , нА	f ₁ . МГц
КР140УД1 КР140УД5 КР140УД6 КР140УД6 КР140УД7 КР140УД708 КР140УД8 КР140УД9 КР140УД14 КР140УД18 К140УД22 КР544УД1 К553УД1 К553УД2 К1409УД1	2 1 70 70 50 50 50 50 35 50 50 25 25 20 20	7 5 5 5 4 4 20 5 2 10 10 15 7,5	20 20 20 6 6 50 35 — 20 1,5	8·10 ³ 10 ⁴ 30 30 200 200 0,2 100 2 1 0,2 0,15 200 1,5·10 ³ 2	1,5·10 ³ 5·10 ³ 10 10 50 50 0,15 0,2 0,05 0,05 50 500 1,2	5 14 1 0,8 0,8 1 0,3 5 1

тотной коррекции (рис. 5.2, a). Для увеличения скорости нарастания выходного напряжения до $10~\rm B/mkc$ к выводу $12~\rm nодключается$ конденсатор $C1~\rm cmkoctью$ $150~\rm n\Phi$ (рис. 5.2, δ). Схема балансировки OV




Рис. 5.4. Схемы частотной коррекции операционного усилителя К553УД (a-e) и их частотные зависимости (e, ∂) :

a — стандартная; δ — с максимальной амплитудой сигнала; θ — с опережением по ВЧ-составляющим; a — для режима малого сигнала; θ — для режима большого сигнала

-	В/мкс υU _{вых} ,	Кос сф.	UBX,	U _{вхвсф} ,	B EPIX,	I _{BЫX} , мА (R _H , кОм)	U _{HII} , B	I _{HOT} ,
	0,5 6 2,5 2,5 Ac 10 Ao 10 5 - 2 12 2 0,5 4	60 60 80 80 70 70 64 80 85 80 70 80 70	1,5 3 15 12 12 12 10 7 10 10	3 6 11 11 11 11 12 6 13,5 10 10 8 10	6 6,5 11 11,5 11,5 10 10 13 11,5 11 10 10 10	3 3 25 25 20 20 20 20 22 20 (2) (2) (1,8)	$\begin{array}{c} \pm 12,6 \\ \pm 12,6 \\ \pm 15 $	8 12 2,8 2,8 2,8 2,8 5,0 0,6 4 10 3,5 6 8,5

состоит из одного внешнего переменного резистора, подключаемого к выводам 3 и 9. Параметры микросхемы приведены в табл. 5.2.

Операционный усилитель К553УД2 (рис. 5.3) не имеет внутренней частотной коррекции. С целью увеличения частоты единичного усиления в схеме входного каскада применены двухколлекторные транзисторы, что позволяет уменьшить крутизну входного каскада $g_{mi} = I_1/\phi_T$ за стет ответвления части тока эмиттеров VT6 и VT10 через второй коллектор в цепь смещения. Так как оба коллектора равны по площади, то крутизна $g_{mi} = I_1/2\phi_T$ и частота единичного усиления схемы повышаются по сравнению с усилителем КР140УД7. Зависимость коэффициента усиления от частоты для ОУ К553УД2 корректируется одним конденсатором (рис. 5.4, $a \rightarrow b$).

Улучшение технологии изготовления ОУ дало возможность в еди-




Рис. 5.5. Операционный усилитель КР544УД1:

a — условное графическое обозначение: δ — зависимость коэффициента усиления от частоты; ϵ — зависимость входного тока от температуры




Рис. 5.6. Устовное графическое обозначение операционных усилителей КР140УД8, КР140УД18

ном технологическом цикле на одном кристалле получать биполярные и высококачественные полевые транзисторы (ПТ). Пара согласованных по парамелрам полевых транзисторов часто используется для уменьшення входных токов ОУ до урезня токов утечки затворов. Это, в свою очередь, позволило создать полупроводниковые О', обладающие входным сопротивлением 1011...1018 Ом. а следо вагельно, и входными токам. приближающимися к 0,1 н.1. как, например, ОУ КР544УД1 (рис. 55, а). Этот билолярнополевой ОУ построен по двухкаскадной схеме. Полевые транзисторы позволяют подава: ь

большие дифференциальные входные напряжения на уровне единиц вольт, в то время как простой биполярный входной каскар (см. рис. 5.1, б) переводится в насыщение сигналом ± 26 мВ. Большое допустимое входное напряжение значительно расширяет верхнюю частоту полосы усилення ОУ в режиме большого сигнала на выходе. В схеме усилителя применяется внутренняя частотная коррекция. Балансировка напряжения смещения производится подключением переменного резистора к выводам 1—8. Биполярно-полевые ОУ уступают, как правило, чисто биполярным по уровиям смещения нуля и их дрейфам. Выпускаются ОУ КР544УД1А (параметры при ведены в табл. 5.2) КР544УД1Б ($K_{\rm VI}$ =20·10³, $U_{\rm cm}$ =50 мВ, $I_{\rm EV}$ = =1 нA, $U_{m}=10$ мкВ в полосе частот 0,1...10 Γ ц). Зависимости $K_{v,H}(f)$ и $I_{ex}(T)$ показаны на рис. 5.5, б, в соответственно. На рис. 5.6 приведена схема более сложного ОУ КР140УД8, входной каскад которого построен на п-канальных ПТ с затворами, образованными запертыми р п переходами. Генератор стабильного тока второго каскада также выполнен на аналогичном ПТ. Оконечный каскад ОУ имеет схему, сходную с ОУ КР544УД1. Коррекция частотной характеристики осуществлена внутренним конденсатором емкостью 33 пФ.

На рис. 5.7. а показана упрощенная принципиальная электрическая схема биполярно-полевого ОУ с р-канальными ПТ, имеющичи структуру металь— окисел— полупроводник (МОП). Операционным усилитель КР1409УД1 имеет въодной полевой дифференциальный усилитель, схема питания которого стабильными токами также построена на МОП-транзисторах.

Специальная схема на днодах VD1 — VD3 и особая взаимопроникающая структура входных транзисторов VT1 и VT3 позволили уменьшить напряжение смещения нуля до 15 мВ при остальных параметрах, соответствующих параметрам ОУ типа КР140УД8 Усилипель может работать в широком днапазоне питающего напряжения $\pm 5...\pm 15$ В. Предназначенный для работы от источника питания +5 В ОУ КР140УД8Б имеет $K_{yU}=10^4$; $I_{\text{вх}} < 2$ нА; $V_{U_{\text{BMX}}}=1$ В/мкс и $I_{\text{TRV}}=2.5$ м A Зависимости входимух доков и разгости входимух то-

и $I_{\rm flot}$ = 2,5 мА. Зависимости входных токов и разности входных токов от температуры приведены на рис. 5 7, δ .




Рис. 57. Операционный усилитель КР1409УД1.

a — упрощенная принципиальная этектрическая слема: δ — зависимости влодных токов 1, 2 и разпости влодных токов 3, 4 от температуры; 1, 3 — группа Б, 2, 4 — групп 1

Операционный усилитель KP140V 18 продолжает ряд биполярно-полевых ОУ. Входные токи $I_{\rm bx} < 1$ нА позволяют широко использовать ОУ в схемах интеграторов, работающих с большими постоянными времени при малых емкостях. Цоколевка микросхемы KP140V 18 соответствует цоколевке микросхемы KP140V 18

Входные токи полевых транзисторов, которые являются гоками утечки, сильно зависят от температуры. При изменении температуры на 100°С входиой ток увеличивается на два порядка и достигает десятков наиоампер (см. рис. 5.5, в). Кроме того, ОУ с полевыми транзисторами имеет большое напряжение смещения (до 30..50 мВ) и значительный температурный дрейф (40 мкВ/°С). Перечисленные причины заставили разработчиков ОУ искать другие пути для улучшения характеристик усилителей.

Для получения малого значения входного тока можно использовать биполярные транзисторы, у которых коэффициент усиления по току превышает 5000. Транзисторы со сверхвысоким коэффициентом усиления по току — супербета-транзисторы получаются из п-р-п транзистороь путем дополнительной эмиттерной диффузии. Однако при этом уменьшается напряжение пробоя этих транзисторов. Сочетание низковольтных транзисторов с обычыми п-р-п транзисторами позволило наиболее эффективно получить ОУ с лучшими по сравнению с ОУ на ПТ дрейфами входных характеристик U_{см}, I_{вх}.

К примеру, если к схеме КР140УД7 для уменьшения входных токов добавить дифференциальный повторитель с супербета-траизисторами, то можно получить типовое значение входных токов менее 15 нА и хорошую стабильность этих токов (максимальное значение 30 нА). По такой схеме построен ОУ КР140УД6, цоколевка которого совпадает с цоколевкой ОУ КР140УД7, а также ОУ КР140УД608.

В отличие от ОУ КР140УД6, в схеме ОУ КР140УД14 (рис. 5.8, а) супербета-транзисторы применены во всех каскадах, что позволило




Рис. 5.8. Операционный усилитель КР140УД14:

a — условное графическое обозначение; δ — зависимость входных токов от температуры; ϵ — зависимость коэффициента усиления от частоты; ϵ — фазочастотная характеристика

5.2.3. Прецизионные операционные усилители

В измерительных устройствах необходимо усиливать сез искажения слабые электрические сигналы датчиков, сопровождаемые значительным уровнем синфазных, температурных и других помех. Прецизионный усилитель, используемый для этих целей, должен обладать не только очень большими значениями коэффициентов усиления (более 5·10°) и подавления синфазного сигнала, по и малым напряжением смещения нуля (не более 0.5 мВ) и его дрейфом, малымы уровнями шумов, большим входным сопротивлением Для построения такого усилителя, называемого иногда инсгрументальным, который способен с большой точностью фиксировать эти парамстры обычно используется два-трч ОУ общего применения с несколькими высокоточными, хорошо подобранными по температурным коэффициентам резисторами ООС, поскольку погрешность усилителя в значительной мере будет зависеть от их температурного коэффициента.

Приемлемую схему инструментального усилителя можно получить, если на входе универса..ьного ОУ использовать специальный прецизионный усилитель с небольшим коэффициентом успления иапряжения, но с высоким входсопротивлением и малыми прейфами напряжения смещения Такой входной каскад обеспечит точный прием и неискаженную передачу информации для дальнейшей обработки на учиверсальный ОУ, который, в свою очередь, обеспечит требуемый коэффициент усиления $K_{yt} \gg 500 \cdot 10^3$. В на-




Рис 59 Операционный усилитель К140УЛ22

стоящее время по этому принципу разработано несколько полупроводниковых ОУ (габл 53) Операционный усилитель КМ551УД1 имеет малое напряжение смешения нуля U_{сл}<0.5 мВ, малые уровни дрейфа и шумов и K_{сл}≥10°. Но основным свойством этого ОУ является то, что он позволяет поддерживать с высокой точностью большое значение коэффициента усиления ОУ замкнутого ООС. Можно получить $K_{VU} =$ =1000±0,3 % Характеристики усилителя обеспечиваются принципиальной схемой входного каскада, который построен по простой диффереициальной схеме с резистивными нагрузками (рис 5.10). Однако для уменьшения дрейфов входные транзисторы VT1 и VT3 представляют собой параллельные соединения цвух трачзисторов (рис. 5 10 б) Уменьшение теплового воздействия со стороны элементов мощных выходных транзисторов достигается специальным размещением входиого каскада. Транзисторы VT1 и VT3 занимают большую площадь на кристалле (приблизительно его третью часть) и размещены крест-накрест. Остальная часть ОУ соответствует слеме обычного двухнаскадного ОУ. Амплитудно-частотная характеристика ОУ корректируется двумя ценями частотной коррекции (рис $5\,10, s$). Зависимость Куптот частоты разомкнутого усилителя показана на рис. 5 10, г, а АЧХ ОУ в режиме масштабного усилителя—на рис. 5.10, д. В табл 5.3 для ОУ КМ551УД1 указан коэффициент влияния источника питания К дил.

Операционный усилитель КР140УД17 имеет внутреннюю схему частотной коррекции и может работать в диапазоне питающих папряжений $\pm 3...\pm 18$ В. Типовая смема его включения и смема балансировки приведены на рис. 5.11. Для этого усилителя гарантируются следующие шумовые характеристики: спектральная плотность иапряжения шумов в полосе частот 0...500 Гц не менее 38 нВ/ $\sqrt{\Gamma}$ ц при R_c =0 и 600 нВ/ $\sqrt{\Gamma}$ ц при R_c =200 кСм. Остальные параметры ОУ КР140УД17 классифицируются по двум группам А и В. Параметры для микросхем группы А приведены в табл. 5 3. для группы Б: К $_{yU}$ ==120 · 10³; U_{cm} =150 мкВ; I_{ax} =12 иА.

На рис. 5.12 приведены микросхемы тичов $140 \mathrm{V} \mathrm{A} 26$ и $140 \mathrm{V} \mathrm{A} 27$, выполненных по базовой технологии OV $K140 \mathrm{V} \mathrm{A} 17$. Микросхемы имеют коэффициент усиления напряжения $K_{\odot} > 10^6$ и предназначены для построения масштабного усилителя с коэффициентом, рав-

Гип микросхемы	hyUXI."	U _{em} , MKB	ΔU _{см} . мкВ/°С	1 _{BX} , 111	К _{ос сф} , дБ
К140УД13 К140УД17А 140УД21 140УД24 140УД26А 140УД26В 140УД27А 140УД27В 140УД27В КМ551УД1А КМ551УД1Б К140УД17Б	$\begin{array}{c} 0,01\\ 200\\ 10^3\\ 10^3\\ 10^3\\ 10^3\\ 0,7 \cdot 10^3\\ 10^3\\ 0,7 \cdot 10^3\\ 500\\ 250\\ 1,2 \cdot 10^2\\ \end{array}$	50 75 60 5 25 60 100 25 60 100 $1,5 \cdot 10^3$ $2,5 \cdot 10^3$	0,5 3 0,5 0,05 0,6 1,3 1,8 0,6 1,3 1,8	0,2 3,8 0,5 0,01 33 50 75 35 50 75 20 35 6	90 106 110 120 114 114 118 108 100 94 100 94

^{*} Γ_{12} · Γ_{22} = 0 $\Delta f = 0$ 500 Γ_{11} .

ным 1000. Возможно снижение коэффициента. Однако при коэффициенте усиления масштабного усилителя менсе 5 устойчивость ОУ не обеспечивается. Нараметры усилителей приведены в табл. 53. Усилители 140УД26 и 140УД27 выполнены в одинаковых корпусах, имеют аналогичное расположение выводов однако различаются по техническим характеристикам. Микросхема 140УД26 предназначена дия работы в нискочастотных устройствах, в то время как микросхема 140УД27 — в высокочастотных. Оба усилителя работают от двух источников питания $U_{nn} = \pm 15 \text{ B} \pm 10 \%$ и выпускаются трех типономиналов А, Б, В, различающихся значениями параметров и их температурных дрейфов.

Давно известный способ точного усилерия постоянного тока путем модуляции его в переменный, усиления переменного тока и обпреобразования - демодулирования нашел применение и в микросхемах. Он позволяет реализовать счемы инструментальных ОУ с напряжением смещения и его дрейфом в 5, а с входными токами в 102 раз ниже, чем в ОУ прямого усиления. Такой способ позволяет реализовать прецизнонные ОУ по более технологичной МОП-технологии. На рис. 5 13, а приведена структурная схема пре-К140УД13, построенного на цизионного предусилителя КМОП-Усилитель имеет $K_{vU} = 10$, $K_{oc} c_{\phi} = -90$ дБ и $U_{cm} =$ структурах. =0.05 мВ, малые температурные и временные дрейфы $U_{\text{см}}$ и $\Delta I_{\text{г.х.}}$

Входной сигнал, поступающий на микросхему, преобразуется в НЧ мозуляторе 1 в переменное напряжение, определяемое частотой генератора 5. Затем сигнал усиливается усилителем переменного тока 2. демодулируется 3 и поступает на фильтр НЧ 4 для восстановления первоначального частотного спектра.

На рис. 5.13, б приведена основная схема включения микросхемы К140УД13 (молулятор, УНЧ, демодулятор и генератор реализованы внутри микросхемы). Конденсатор С1 является времязадаю-

 К _{вл ип} мкВ В	Е _ш . «В 1 Ги	U _{вхсф} ,	$\begin{bmatrix} (1^{BP_1 Z} - 1) \\ K^H \end{bmatrix}$	С _{РЫЛ} . В	I _{nor} , MA	Сип, В
94 дБ 110 дБ 1 10 10 10 10 10 10 20 10 10 90 дБ	38 ⁴	15 10 2 11 11 11 11 11 11 11 13,5 13,5	(6) 2 10 2 2 2 2 2 2 2 2 2 (6)	1,0 10,5 4,7 12 12 11,5 12 11,5 10 10	2 5,5 5,5 4,7 4,7 4,7 4,7 5,7 5 6	±15 ±15 ±15 ±15 ±15 ±15 ±15 ±15 ±15 ±15

шим для генератора импульсов. Низкочастотный фильтр реализован вие микросхемы на R1 и C3, при этом верхиям частота фильтра $f_B = -1/(2\pi R_1 C_3)$.

Микросхема К140УД13 может расстать при запуске впутреннего генератора — мультивибратора от внешнего генератора синусоидальных сигналов положительной полярности частотой 1...10 кГи, амилитудой 6...7 В.

На рис. 5.13, в приведена принципиальная схема прецизионного усилителя, построенного на базе микросхем К140УД13 и КР140УД6. Усилитель имеет K_{vII} > 1000 при ΔU_{cM} = 0.5 мкВ°/С. Микросхема К140УД13 реализует предусилитель с $K_{v,U}{\approx}2$, главная задача которого — обеспечить качественное измерение характеристик, а микросхема КР140УД6 реализует усилитель с Кыл ≥500. По указанному выше принципу в настоящее время разработан ряд мизросхем. На рис. 5.14 приведена схема включения ОУ внутренней импульсной стабилизацией типа 140УД21. Данная схема реализует усилитель с коэффициентом усиления К ит=1000. Для устойчивой работы ОУ, охваченного обратной связью с коэффициентом усиления 70 дБ < ≪К_{уП}≪140 дБ. необходимо использовать корректирующую цепь: параллельно резистору R_{oc} включить емкость C_{κ} , которую выбирают из условия $R_{oc}C_{\kappa}\! >\! 1/2\pi$ МГц. С целью подавления помех от внутреннего генератора импульсов текомондуется на входах 2 и 3 иметь одинаковые сопротивления. На рис 5.15 приведена схема включення ОУ гипа 140УД24, выполненного по КМОП технологии с карманами п-типа. По своим характеристикам он превосходит все типы прецизионных ОУ и имеет $U_{cM} \le 5$ мкВ, $I_{BX} = 10^{-2}$ нА, $f_1 =$ =2 МГц и $v_{U_{\text{вых}}} > 2,5$ В/мкс.




Рис 5 10. Операционный усилитель КМ551УД1.

a — условное графическое обозначение, δ — схема входного каскада; δ — основная схема частотной коррекции, c — AЧX разомынутого усилителя

Кривая	R_2 , Om	R ₂ , Ow	C_1 , $\pi\Phi$	С₂, пФ
1	1.104	_	50	_
2	4 70	-	1.103	_
3	47	_	1 · 104	
4	27	270	$5 \cdot 10^{5}$	1,5.103
5	10	390	5 104	2 104

 ∂ — зависимость коэффициента усиления от частоты, элементов обратной связи и частотной коррекции в режиме масштабного усилителя




Рис 511 Операционный усилитель КР140УД17

Рис 5 12 Операционные усилители 140УД26, 140УД27




Рис. 5.13. Операционный усилитель с МДМ-каналом:

a — структурная счема: δ — микросчеча К140УД13, s — принципиальная схема операционного усилителя с МДМ каналом




Рис. 5.14. Операционный усилитель 140УД21

Рис. 5.15. Операционный усилитель 140УД24

5.2.4. Быстродействующие операционные усилители

Ограниченное быстродействие — один из существенных недостатков стандартных ОУ. Усилители общего назначения с коррекцией до частоты единичного усиления имеют малосигнальную полосу частот около 1 МГц и скорость нарастания выходного напряжения приблизительно до 0,6 В/мкс. Этот недостаток можно преодолеть, если вье-




Рис. 5.16. Операционный усилитель КР140УД11:


a — принципиальная электрическая схема; δ , s — схемы частотной коррекции, применяемые соответственно для уменьшения времени установления и увеличения скорости нарастання выходного напряжения

сти в схему ОУ высокочастотный (ВЧ) канал. Существует много способов построения ВЧ-канала, которые в основном отличаются схемами включения корректирующих цепей и типом применяемых усилигельных каскадов Полупроводниковые ОУ, хотя и обладают малыми паразитными емкостями, все же не могут без специальных мер иметь большую скорость отклика, поскольку один из усилительных каскадов должен быть построен на интегральном р-п-р транзисторе.

Тип микросхемы	Kyt1×10 *	VUBBIX, B/MKC	1, MFR	Ucm, MB	I _{вх} . н Л	UBBIX, B	Кн. кОм	Оин, В	Inor' MA
КР140УД11	50	+50; -20	15	4	250	12	2	±15	8
154УД2	10	-20 $+150$; -75		2	10	20	2	±15	6
154УДЗ КР544УД2 КР574УД1 КР574УД2 140УД23	8 20 50 25 50	80 20 50 15 30	15 10 2 10	9 30 50 50 5	200 0,1 0,5 1 0,1	9,5 10 10 10 10,5	2 2 2 —	±15 ±15 ±15 ±15 ±15	7 7 8 10 7,5

В настоящее время создан ряд быстродействующих ОУ (табл. 54) отличающихся способом построения БЧ-канала. Например, ОУ КР140УД11 (рис. 5.16, а) выполнен по иланарно-эпитакспальной технологии с изоляцией р-и переходом, имсег скорость нарастания выходного напряжения 50 В/мкс и частоту единичного усиления 15 МГц. Широкополосность для этого ОУ — результат применения в схеме ВЧ-канала, по которому высокочастотные составляющие «обходят» низкоскоростной р-п-р транзистор. Кроме того, за счег оригинальной схемы ОУ отличается высокой стабильностью параметров во всем днапазоне питающих напряжений ±5...±16 %. Этот ОУ построен по трехкаскадной слеме. Для увеличения входного сопротивления первый дифференциальный каскад построен на составных транзисторах по схеме общий коллектор — общий эмиттер (транзисторы VT8, VT10, VT20, VT19). Для расширения полосы усиления в эмиттеры его усилительных транзисторов VT10 и VT19 включены резисторы R7 H R13.

Быстродействующие усилители менее устойчивы по сравнению с универсальными ОУ, поэтому для предотвращения генерации в схеме необходимо уменьшить паразитную емкость между выходом ОУ и его инвертирующим входом. Для уменьшения указанной ємкости применяют специальные внешние цепи коррекции (рис. $5.16, \delta, \theta$), состав которых зависит от задачи, которую решает ОУ. Балансировка усилителя осуществляется включением переменного резистора между выводами 1 и 5. Транзисторы микросхемы, выполненные в специальных карманах, изолированных слоем окиси кремния, имеют более высокочастотные свойства по сравнению с транзисторами, изолированными р-п-переходом. На рис. 5.17 приведена микросхема 154УД2, состоящая из дифференциального входного усилительного каскада, второго каскада на транзисторах, включенных по схеме Дарлингтона, и мощного выходного каскада. Повышение быстродействия ОУ до 75 В/мкс достигается в основном введением ВЧ канала со входа ОУ на базы транзисторов выходного каскада. Для исключения возбуждения на выходе в схему ОУ введены глубокая ООС и схема внутренней частотной коррекции, охватывающая второй каскад. Операционный усилитель типа 154УД2 имеет защиту от перегрузок по входу и выходу.



1549ДЗ m > 00 8 +!] 5 R

тель 154УД2

Рис. 5.17. Операционный усилитель 154УЛЗ

Дальнейшее повышение скорости парастания ОУ можно получить, если уменьшить число каскадов усиления напряжения. Так, ОУ 154УДЗ (рис. 5.18) имеет один дифференциальный каскад усиления напряжения с эмиттерными резисторами для расширения как диапазона допустимых входных сигналов, так и частотного диапазона. Однокаскалиый ОУ имеет один излом частотной характеристики и представляет собой колебательное звено первого порядка, которое работает устойчиво без корректирующих элементов. Отсутствие емкости, а также увеличение тока питания единственного каскада позволило повысить быстродействие ОУ 154УДЗ до 80 В/мкс.

Многие быстродействующие ОУ строятся по биполярно-полевой схеме. Полевой входной каскад имеет сверхвысокое входное сопротивление, но ток его питания можно выбрать в десятки раз большим, чем биполярного входного каскада. Отсюда получается много большая скорость перезаряда конденсатора коррекции АЧХ Ск.

На рис. 5.19 приведена схема включения биполярно-полевого ОУ КР544УД2. Входной каскад его построен на п-канальных ПТ с затворами, изолированными р-п переходами. Для уменьщения входной емкости выходного каскада в схеме имеется согласующий




Рис. 5.19. Операционный усилитель КР544УЛ2




Рис. 5.20. Операционный усилилитель 140УД23

п-канальный полевой транзистор, что позволяет увеличить скорость

нарастания выходного напряжения до 20 В/мкс.

Еще одним вариантом биполярно-полевой схемы с п-канальными транзисторами на входе является ОУ КР574УД1. За исключением типа проводимости входных МОП-транзисторов, здесь в основном повторена принципиальная схема ОУ КР544УД1 (см. рис. 5.7). Однако применение высококачественных п-канальных транзисторов на входе ОУ повышает скорость нарастания выходного напряжения до 50 В/мкс. На рис. 5.20 приведена микросхема быстродействующего ОУ 140УД23, выполненного по комбинированной биполярно-полевой технологии. Полевые транзисторы размещены по всей площади кристалла. В схеме широко используются многоколлекторные биполярные и многоистоковые полевые транзисторы, которые определяют работу микросхемы по постоянному току.

5.2.5. Микромощные и регулируемые операционные усилители

Для применения в аппаратуре, работающей в режиме ожидания (часто с автономным питанием), требуются ОУ, потребляющие малую мощность от источника питанчя. На рис. 5.21 приведена схема включения ОУ типа К1423УД1, предназначенного для работы в устройствах с ограниченной мощностью потребления, для построения высокочувствительных фотоприемных устройств, добротных фильтров, устройсть выборки и хранения и др.

Микросхема может работать в днапазоне напряжений источников питания $\pm 0.9...\pm 8$ В, или 1.8...16 В, при этом максимальное выходное напряжение составляет $0.9~U_{\rm u.u.}$ Режим работы микросхемы может изменяться путем изменения не только напряжения питания, но и тока регулирования. Ток регулирования устанавливает рабочий режим внутреннего стабилизатора, который, в свою очередь, поддерживает рабочие потенциалы транзисторов усилителя. В табл. 5.5

приведены параметры ОУ в различных режимах.
Операционный усилитель типа К140УД12 может работать как микромощный и как ОУ общего назначения. Усилитель предназна-

чен для работы в широком диапазоне питающих напряжений ±1,2... ... ±18 В и построен по двухкаскадной схеме. Скорректирована АЧХ одним внутренним конденсатором. Предусмотрена защита выходного

каскада от персгрузки, а также защита от триггерного режима. Основное отличие этого усилителя заключается в том, что режим внутреннего стабилиза гора-регулятора, который определяет всю работу ОУ по постоянному току, задается извне. Выбором тока смещения стабилизаторарегулятора можно изменять ток потребления ОУ от 1 мкА до параметров, свойственных универсальным ОУ общего применения. На рис. 5.22, а-г показаны схемы, которые иллюстри-Руют способы задания тока стабилизатора-регулятора. Параметры при различных токах смещения приведены в табл. 5.5.




Рис. 5.21. Операционный усилитель К1423УД1

Тип микросхемы	K _{yU} ×103	U _{CM'} MB	I _{вх} , нА	ΔΙ _{ВХ} , нА	11 (lcp), Mru
К1423УД1	10 10 10	5 5 5	1 · 10-3 1 · 10-3 1 · 10-3	5·10 ⁻⁴ 5·10 ⁻⁴ 5·10 ⁻⁴	0,044 0,48 1,4
КР140УД12 КР140УД1208	50 50 100 100	5 5 5 5	7,5 50 7,5 50	3 15 3 15	(0,01) (0,1) (0,01) (0,1)
154УД1 КР1407УД1 КР1407УД2 КР1407УД3	200 10 50 10	5 5 5 5	$ \begin{array}{c c} 20 \\ 1 \cdot 10^3 \\ 300 \\ 5 \cdot 10^3 \end{array} $	10	6* 3 0,2**

^{*} При $U_{BMX} = 3$ мВ, $K_{yU} = 100$.

^{**} При $U_{\rm BMX} = 0.3$ В, $K_{\rm YU} = 50$.





Рис. 5.22. Схема подачи тока управления операционного усилителя ${\rm KP140V}{\rm J12}$

-	v _{Uвых} В/мкс	қ _{оссф} . дБ	U _{вых} в	I _{вых} , мА (R _{вых} , кОм)	I _{пог} , мкА	U _{ип} , В	I _{упр} , мк А
	$\begin{vmatrix} 1.6 \cdot 10^{-2} \\ 1.6 \cdot 10^{-1} \\ 1.6 \end{vmatrix}$	70 70 70	0,9U _{nn}	_ 	10 100 1 - 10 ³	±1,3 — —	10 100 1000
	0,03 0,035 0,1 0,8	70 70 70 70 70	2 2,1 10 10	2,9 5 2 10	25 125 30 170	±3 ±3 ±15 ±15	1,5 15 1,5 15
	10 10 0,5 5	86	12 -1; -2 -1; -2 -2 3	(2) 2,5 (2) 2,5	120 8 0,1	±15 ±5 ±12 ±6	






Рис. 5.23. Операционный усилитель 154УД1:

a — схема включения: δ — АЧХ; ϵ — зависимость амплитуды выходного напряжения от частоты




Рис 524. Операционный усилитель КР1407УД1

Основной недостаток К1423УД1 п КР140УД1208 — их низкое быстродействие: 0,1...0,3 В/ мкс. Улучшения скоростных свойств микромощных ОУ можно добиться за счет совершенствования технологии, позволяющей формировать высокочастотные «вергикальные» р-п-р транзисторы совместно с п-р п транзисторами на кремниевых структурах с диэлектрической изоляцией. Так, ОУ 154УД1 построен на комплементарных транзисторах с коллекторными областями, созданными методами иониого и дополнительной легирования диффузии. Этот ОУ имеет один

усилительный каскад со сложной динамической нагрузкой и однополюсной AЧX, что позволяет обеспечить стабильность схемы при замкнутой петле обратной связи за счет минимальной емкости корректирующего конденсатора, шунтирующего сопротивление нагрузки усилительного каскада. Скорость нарастания выходиого напряжения определяется перезарядом этого конденсатора и досгигает 10 В/мкс при токе потребления $\mathbf{I}_{\text{пот}} \ll 0.1$ м \mathbf{A} .

На рис. 5.23, a-s показан основной способ включения ОУ 154УД1, приведены АЧХ разомкнутого усилителя и зависимость амплитуды выходного напряжения от частоты. В некоторых схемах включения АЧХ представляет собой передаточную функцию с дополнительным полюсом, обусловленным емкостью нагрузки. Для компенсации этого полюса рекомендуется шунтировать резистор цепни обратной связи дополнительной малой внешней корректирующей емкостью C_{κ} .

В табл. 5.6 приведены электрические параметры микросхем серии КР1407 программируемых малошумящих ОУ. Электрические параметры нормируются током управления Возможны различные варианты подключения вывода 1 для задания режима; подключение через пормирующий резистор к положительному выводу источника питания или подключение опорного напряжения к выводу. На рис. 5.24 показана микросхема КР1407УД1. Назначения выводов микросхем КР1407УД2 и КР1407УД3 совпадают с микросхемой КР1407УД1.

Таблица 5.6

Тип мигросусмы	K _v U×10	U _{L. Lax} , B	l _{Bbtx} , A	U _{cm} , wB	1вх, вА	f e. Mľu	VURBIX Barc	uor, MA	о _{ли} , В
К157УД1 КР1408УД1 1422УД1	50 70 50	12 19 12	0.41	5 8 5	500 40 500	0,5 0,5 —	0,5 1,5	9 5 25	±15 ±27 ±15

5.2.6. Мощные и высоковольтные операционные усилители

Операционный усилитель К157УД1 представляет собой мощный усилитель с выходным током до 1 Л, построенный по классической двухкаскадной схеме на основе полупроводниковой технологии с изоляцией р-п переходом (рис. 5 25, а). Кристалл ОУ помещен в прямоугольный пластмассовый корпус, позволяющий рассеивать значительную мощность. Характеристики ОУ приведены на рис. 5.25, б, в. Еще одним вариантом мощного ОУ является микросхема типа 1422УД1 Значение максимального выходного тока равно 1 А. Усилитель имеет внутреннюю схему частотной коррекции, что значительно уменьшает число необходимых внешних элементов.

Описанные выше ОУ предназначены для работы от источников питания с напряжением ±15 В, в связи с чем максимальное выходное напряжение усилителей не может превышать нагряжения источников питания Поэтому для получения амплитуды выходного напряжения более 15 В узлах РЭА на базе обычных ОУ требуются дополнительные внешине высоковольтные элементы, что в значительной мере снижает надежность этих схем, ухудшает их характеристи-






Рис. 525. Операционный усилитель К157УД1:

а — с ема включения;
 б — АЧХ,
 в — зависимость ампинтуды выходного напряжения от частоты








Рис 526. Операционный усилитель КР1408УД1

ки и увеличивает габаритные размеры узла. Высоковольтный ОУ КР1408УД1 позволяет избежать применения дополнительных элементов, поскольку даст амплитуду выходного напряжения не менес ±19 В и может работать от источников питавия с напряжением ±27 В.

На рис. 5.26 приведена упрощенная принципиальная схема ОУ КР1408УД1, работающего от «высоковольтных» источников питания ±27 В и отдающего в нагрузку ток до 100 мА. Характеристики ОУ К157УД1. КР1408УД1 и 1422УД1 приведены в табл. 5.6.

5.2.7. Многоканальные операционные усилители

Широкое применение при построении аналоговых и цифровых узлов находят микросхемы, содержащие в одном корпусе несколько ОУ. Таким способом удается значительно уменьшить габаритные размеры электронных узлов при сохранении их надежности. Микросхема КР140УД20 представляет собой двухканальный ОУ. Каждый усилитель по своим электрическим характеристикам и электрической схеме идентичен ОУ типа КР140УД7 (табл. 5.7). На рис. 5.27 приведе но условное графическое обозначение микросхемы КР140УД2° балансировка каждого усилителя которой осуществляется подключением переменного резистора к выводам балансировки

Микросхема К157УД2 представляет собой двухканальный ОУ с общим на оба канала стабилизатором, устанавливающим режим усилителей (рис. 5 28). Каждый ОУ построен по двухкаскадиой схеме и имеет $K_{yU} \gg 50 \cdot 10^3$. Выходной каскад рассчитан на ток нагрузки до 45 мА. На частоте 20 кГц значение K_{U} падает до 300..800. Выпускается микросхема К157УД3, у которой все параметры и цоколевка соответствует микросхеме К157УД2, за исключением $U_{\text{ш вх}} = \frac{1}{2} \left(\frac{1}{2} \right) \left(\frac$

=3 мкВ.




Рис 5 27 Олерационный усили- Р. с. 5.28 Операционный усигель КР140УД20 лите в К157УД2

Микросхема КМ155УД2 содержит два ОУ, соответствующих по параметрам микросхеме КР140УД7. На рис. 5.29 приведена схема размещения усилителей в прямоугольном керамическом корпусе. Микросхема КР57УД2 имеет два ОУ биполярно-полевого типа, аналогичных ОУ КР574УД1, однако скорость нарастания выходного напряжения у них значительно ниже из-за необходимости температурной стабильности кристалла. Микросхема КР1426УД1 (рис. 5.30, б) содержит два ОУ с расширенным динамическим диапазоном, выполнена по биполярной технологии с изоляцией окис- $\pm 2 \%$ и коэффициент гармоник $K_r = 0.05 \%$ на частоте $f_{\rm Bx} = 1$ к Γ ц и Uвх = 100 мВ (схему включения) и предназначена для построения корректирующего усилителя магнитной головки звукоснимателя. Микросхема КР1427УД1 (рис. 5.31. а) представляет сдвоенный регулируемый ОУ с токовым выходом. В состав микросхемы кроме двух регулируемых усилителей входят два отдельных эмиттерных повторителя. При подключении к ОУ буферного каскада выходное напряжение может достигать 13 В. Максимальный выходной ток 300 мА при $U_{\rm sin} = \pm 13.5 \, {\rm B}$. Ток по выводу управления $I_{\rm y} = 0.5 \, {\rm mA}$, $U_{BX} = 60 \text{ MB } \text{ M } R_{H} = 330 \text{ OM}.$

Микросхема К1423УД2 (рис 531, б) содержит два ОУ, выполненых по планарно-эпитаксиальной технологии с изоляцией р-п переходом. Каждый ОУ работает в диапазоне питающих напряжений 5...30 В и по своим характеристикам соответствует универсальным усилителям.

Микросхема К1423УДЗ содержит два мощных ОУ, близких по своим характеристикам ОУ типа К157УД1. Каждый ОУ может отдавать в нагрузку ток до 1 А. Общая мощность рассеивания микросхемой равна 1 Вт. Максимальное выходное напряжение $U_{\text{вых}} = \pm 11$ В получено при $I_{\text{вых}} = 0.5$ А, $U_{\text{ип}} = \pm 15$ В.

Микросхема K1429УД1 состоит из двух низковольтных ОУ в одном корпусе. Схема размещения ОУ в микросхеме приведена на рис. 5.32 Микросхема может работать от источников питания $\pm 0,9...\pm 5,5$ В. Парамстры, указанные в табл. 5.7, измерены при

Тип тикро схемы	K _{yU} ×10°	U _{CM} , MB	$I_{BX} (\Delta I_{BX}).$	ք լ, М Гц
К140УД20 К157УД2 КМ551УД2 КР1427УД1 К1423УД2	50 50 5 5,4**	5 10 5 - 7	200 500 — 800 250	0,55 1* 0,8 2
К1423УД3 КР1426УД1 К157УД3 КР1429УД1	3 60 50 10	15 5 10 15	(50) 2·10³ 500 0,05	1*

* Частота среза

** Крутизна, измеряемая в мкСм.
*** Мощность, рассеиьаемая всей микросчемой.

Тип микросхем	R _{yU} ×I6°	U _{CM} , MB	í _{вх} , нА	í ₁ , МГц	V _{Uвых} , В/мкс
К1401УД1 К1401УД2 К1401УД3 К1401УД4 КФ1032УД1 1416УД1	2 50 50 50 25 5	5 6 7,5 5	150 150 250 1 50 5 · 10 ³	2,5 2,5 2,5 2,5 1	0,5 0,35 — — 5

сопротивлении нагрузки $R_a = 100$ кОм и напряжении питания $U_{an} =$ = $\stackrel{\cdot}{=}$ 5 B.

Микросхемы серии К1401 представляют пример сборок, состоящих из четырех ОУ. Так, микросхема К1401УД1 содержит четыре ОУ, раболающих от общих шин питания при напряжениях ± 2 ... ± 15 В. Каждый ОУ имеет $K_{VU}=2\cdot 10^3$, полосу пропускания де 2,5 МГц. Максимально допустимый выходной ток каждого усилителя зависит от схемы подключения нагрузки. При включении на грузки между выходом и положительным источником питающего напряжения $I_{\text{вых макс}}$ не должен превышать 1 мA, а при подключе нии R_n к отрицательному источнику питающего напряжения 1 вых макс ≤ 10 мА При работе ОУ от источника питающего напряже ния +5 В коэффициент усиления $K_{yU} \ge 700$, а $U_{\text{вых}} \ge 2.8$ В. Ток потребления четырех ОУ при $U_{un} = \pm 15 \, \mathrm{B}$ и отсутствии входного сиг мощност: нала не превышает 8,5 мА. Максимально допустимая рассепвания корпусом микросхемы не превышает 400 мВт. рис. 5.33 приведено условное графическое обозначение микросчемы Такое же обозначение имеет микросхема К1401УД2 с напряжением

V _{UBB}	ta, I _{вых} , мА (R _н , кОм	U _{BMX} , B	I _{пот} , мА	t nn B	Примечание
0,3 0,5 0,0 3 - - 5 05	20 43 (2) — (2) 500 (2) 45 (100)	11,5 13 11,5 10,5 Umm-2 10,5 Umm-2 13 0,9 Umm	2,8 7 10 4 2,5 — 7 14	±12 ±18	$P_{pac}^{***} = 390 \text{ vBr}$ $P_{pac}^{***} = 1 \text{ Br}$ $U_{mbx} = 3 \text{ wAB}$ $U_{bx} = 0.6 \text{ U}_{nu}$

Таблица 5.8

Е _ш нВ/ 1 /1д	L. Zua	и _{вых,} в	luor, MA	U _{ип} , В	Регучи- руемые
50	10 10 10 5 2 2,5	12,5 12 12 10 U _{nn} —0,9 2,5	8,5 3 2,5 11 8	± 15 ± 15 ± 15 ± 15 ± 15 ± 16	+ + + + +

питания $\pm 1,5...\pm 16,5$ В для группы Λ и от 3 до $\pm 16,5$ В для группы B (обычно работает от $U_{\rm un} = +5$ В). Технические характеристики ОУ микросхем серии K1401 приведены в табл 5.8.

На рис 5 34 приведено условное графическое обозначение микросхемы К1401УДЗ, также содержащей четыре ОУ. Режим работы усилителей по постоянному току задается путем регулирования тока управления. Днапазон тока управления позволяет регулировать 1пот, Куп, Овых макс и другие в широких пределах. В табл. 5.8 приведены нормы на параметры OV с током управления I_{упр}=10 мкА, Диапазон напряжения питания микросхем К1401УДЗ ±1,5..±16 В. Условное графическое обозначение микросхемы К1401УД4 отличается от обозначения К1401УД1 лишь полярностью напряжения пита-Днапазон напряжений источников питания K1401УД4 $\pm 5..\pm 15$ В, $K_{oc\ o\ b} \! > \! 76$ дБ, коэффициент разделения каналов более 100 дБ. ЭДС шума Еш≪ нВ, т Гц. Все усилители серии К1401 допускают подачу на вход синфазного напряжения $U_{\text{вх сф}} \ll \pm |U_{\text{ип}}| - 2$ и дифференциального $U_{\text{вх}} \ll |U_{\text{ип}} - 3|$,




Рис. 529. Операционный усильтель КМ551УД2

Микросхема типа 1416Д1 содержит четыре малошумящих широкополосных ОУ, характеристики которых определяются током управления. Пр т $I_{VRD} = 5...100 \text{ мкА коэффициент усиле$ ния напряжения K_{yU} ≥ 5·10³ и V _{Свых} >5 В/мкс. На частоте 200 кГц К снижается до 200. Условное графи обозначение микросхем ; ческое 1416УД1 приведено на рис. 535. Уп. равление током регулирования осу шествляется подключением нормир ющего резистора R. оры от положи тельного напряжения питания к вьводу 12.

Микросхема КФ1031УД1 (рис 5.36) содержит два низковольтны ОУ и два компаратора Параметр ОУ даны в табл. 58 Коэффициент усиления напряжения ОУ Куυ≥25·16

при $R_{\rm c}=1$ кОм и токе управления $I_{\rm упр}=8$ мкА. На рис 537 приве дены условные графические обозначения ОУ, широко примсияемых в $P \ni A$




Рис. 5.30. Операционные усилители КР574УД2, КР1426УД1

5.3. Компараторы

Компараторы являются специализированными ОУ с дифференциальным входом и одиночным или парафазным цифровым выходом. Входной каскад компаратора построен апалотично схемам ОУ и работает в линейном режиме. На выходе компаратора формируются сигналы высокого логического уровня, если разность входных сигналов меньше напряжения срабатывания компаратора, или ниского логического уровня, если разность входных сигналов превышает напряжение срабатывания компаратора. На одии вход компаратора подается исследуемый сигнал, на другой — опорный потсициал.

Основными параметрами компараторов являются: чувствительность $U_{\text{вх мин}}$ (точность, с которой компаратор может различать




Рис 531. Сдвоените операционные усилители КР1427УД1, К1423УД2

входной и опорный сигналы), быстродействие $t_{\text{здр}}$ (скорость огклика. определяемая задержкой срабатывания и временем нарастания сигнала), нагрузочная способность (способность компаратора управлять определенным числом входов цифровых микросхем). Параметры наиболее распространенных интегральных компараторов приведены в табл. 5.9.

Компаратор К554СА2 (рис. 538) имеет два дифференциальных усилительных каскада, выходной эмиттерный повторитель, стабилитронные схемы сдвига уровня и цепь ограничения амплитуды выходного сигнала. Дифференциальный входной каскад (VT1 и VT4) имеет обычное для интегральных ОУ малое напряжение смещения нуля. На эммитеры транзисторов VT1 и VT4 напряжение питания подается от генератора стабильного тока VT5, благодаря чему коллекторные токи транзисторов первого каскада почти не зависят от входного синфазного сигнала. Второй дифференциальный каскад (VT3 и VT6) имеет балансилю схему подачи смещения В сбалансированном состоянии напряжение одиночного сыхода этого каскада при колебаниях положительного напряжения питания не меняется, Тем самым фиксируется потенциал базы траизистора VT2 увеличении положительного напряжения питания коллекторные токи транзисторов VT6 и VT3 также увеличиваются, оставляя напряжение коллекторного транзистора VT3 постоянным).

Для увеличения нагрузочной способности выхода по току транзистор VT6 снабжен эмиттерным повторителем VT8. Интегральный стабилитрон VD1, включенный в эмиттерные цепи транзисторов второго каскада, имеет опорное напряжение +6.2 В, что фиксирует потенциалы без транзисторов VT3 и VT6 на уровне примерно +6,9 В. Следовательно. допустимый сигнал входов компарагора может приближаться к 7 В. Стабилитрон VD2, влюченный в цепь выходного эмиттерного повторителя. сдвигает уровень выходного сигнала «вниз» на 6,2 В, чтобы сделать его совместимым с вход-

, инкросхел Дин	U _{сч} , мВ	1 _{ВҮ} . мкА	ΔΙ _{ΒΧ} мкΑ	K _{yU} ×163	U _{Bbix'} B
K554CA1 K554CA2 K554CA3 K521CA4 K521CA5 KM597CA1 KA1597CA2 KM597CA3 K1401CA1 K1401CA1 K1401CA2	3,5 5,0 3 4 3 2 3 5 5 7	75 75 0,1 2 3 13 10 0,25 0,25 0,25 2	10 10 0,01 1 1 1 0,1 0,05 0,05 0,4	75 75 150 1,5 — — 50 50 50	2,56 2,44 2,54.5 2,6 0,960,78 2,54,5 79 2,4

^{*} Для четырех компараторов

ными сигналами для инфровых микросхем ТТ.Т типа. Транзистор VT9 изолирует выходную цепь от схемы смещения генератора то ка входного каскада VT3 с компенсирующим диодом (VT10 в ди одном включении). Транзистор VT7 (в диодном включении) ограна чивает размах выходного сигнала в положительной области при уровнях сигнала на выходе, больших +4 В, траизистор VT7 открывается и шунтирует дифференциальный выход второго каскала Благодаря ограничению амилитуды значительно увеличивается бы стродействие компаратора.

В схеме двойного дифференциального компаратора К554CA1 (рис. 5.39) выходы двух отдельных компараторов совмещаются из




Рис. 5.32. Сдвоенный операционный усилитель КР1429УД1

эмитерных повторителях по логик-ИЛИ. Для обонх компараторов ис пользованы одии общий диод слви га уровня и делитель смещения Пра двухканального менение принципа позволяет улучшить электрические нарамстры апларатуры, особенно уст ройств считывания сргналов мэгрьт. пой намяти Благодаря идентичности параметров обоих компараторов вопостроение двухпороговь \ можно слем, имеющих симметричный отклич положительное и отрицательное превышение абсолютного уровня сигнала над пороговым уровнем.

Компараторы на основе микросхем K555CA1 имеют два входа стро бирования C1 и C2.

Двойной компаратор выполня т почти те же электрические функции.

•	U _{BblX} , B	$I_{Ebl^{\chi}}^{0}$, MA	$\begin{pmatrix} I_{\text{not}}^{+} \\ I_{\text{not}}^{-} \end{pmatrix}, \text{ MA}$	U _{пп} , В	1здр, нс
	$ \begin{array}{c} -10 \\ -10 \end{array} $ $ \begin{array}{c} 0,50 \\ 0,35 \\ -1,91,6 \\ 0,50 \\ 0,32 \\ 0,4 \\ 0,4 \\ 0,4 \end{array} $	0,5 1,6 	11,5 (6,5) 9 (8) 6 (5) 18,7 (7,5) 5,3 (2,7) 27 (22) 42 (34) 2,6 (1) 2,2 30 (15)	$\begin{array}{c} +12; -6 \\ +12; -6 \\ \pm 15 \\ \pm 9; +5 \\ \pm 12; -6 \\ -5, 2; +5 \\ -6; +5 \\ \pm 15 \\ \pm 15 \\ \pm 15 \\ \pm 15 \end{array}$	135 160 200 25 30 6,5 12 300 3.103 3.103 120

что и два одинарных компаратора Қ555СА2, однако потреблечие мошности этой микросхемой превышает только на 50 %. Опорное напряжение подается на один из входов, входной сигнал — на другой. В случае превышения входным сигналом опориого напряжения на выходе появляется напряжение, соответствующее высокому или инзкому логическому уровню.


Для увеличения чувствительности, входного сопротивления, а также снижения потребляемой мощности пороговых устройств следует применять компаратор К554САЗ. Компаратор К554САЗ уни-

		K14019,	41.	
3	1+1	D∞	;	1
<u>6</u> 5	_ 2		2	7
9 10	- 3		3	3
13	 4		4	17
_11	+ <i>U</i>		- <i>U</i>	4

Рис. 5.33. Счетверенный операционный усилитель K1401УД1

	/	К14019Д	3	
$\frac{2}{3}$	W1	> ∞	m1	1
$\frac{-6}{5}$	W2		т2	7
<u></u>	W3		т3	·J
15 ————————————————————————————————————	W4		7714	*5
14 5	7			:3
a	<i>- I</i> ցոր ≺		+ y ,	4

Рис. 534. Слетверенный операционный усилитель К140УДЗ






Рис. 5.35. Счетверенный операционный усилитель 1416УД1

Рис. 5.36 Счетверенный операционный усилитель КФ1032УД;




Рис. 5.37. Операционные усилители К140УД1, К140УД9. К533УД1

версальный. Он может работать от любых источников питания включая однополярные +5 или -30 В. Компаратор имеет два вы хода: открытый коллектор (вывод 9) и эммитерный (вывод 2). 11з за этих особенностей он пригоден для обслуживания любых цифровых микросхем умеренного быстродействия ($t_{3др}$ =200 нс), а также индикаторов многих типов. Выходной ток микросхем достаточелдля переключения реле. На рис. 5.40, показан пример построения схемы согласования уровней МПО-сигналов, передаваемых от транзисторов к микросхемам ТТЛ.

Для каждой цифровой логики требуется компаратор с адекватными свойствами. На рис. 5.41 приведеня принципиальная электри ческая схема быстродействующего стробируемого компаратора напряжения КР521СА4 с парафазным выходом. Этот компаратор состоит из усилителя и двух ТТЛШ схем 2И—НЕ, выполненных изодном кристалле. Он может рабогать с цифровыми микросхемамы ТТЛШ серии К555. Аналоговая часть схемы содержит два дифференциальных каскада и схему сопряжения. Коллекторные нагрузки этой схемы подключены к эмитерам входных каскадов ключей




Рис. 5 38 Компаратор Қ554СА2:

а — принципнальная электрическая суема (в схобках указана нумерация выводов микро-схемы К521СА2); б, в — зависимости времени нарастания выходного напряжения соответственно от вуодного напряжения и емкости нагрузки

ТТЛШ. Вторые эмиттеры ключевых каскадов служат входами стробирования. Пспользование импульсных траизисторов с барьерами Шотки значительно повысило быстродействие компаратора бсз изменения потребляемой мощности, поскольку исключено время выхода траизисторов из насышения. Фиксирующая режим схема обеспечивает работу К521СА4 в широком диапазоне питающих напряжений: $U_{uni} = 5...10$ В; $U_{uni} = -6...-10$ В. Гарантируется стабильность выходного напряжения в широком диапазоне температур.




Рис. 5.41. Компаратор КР521СА4

Рис. 5.39. Компаратор К554СА1




Рис. 5.40. Компаратор К554СА3:

a — условное графическое обозначение; δ — схема балансировки; δ — схема согласования уровней МОП- и ТГЛ-си на тов




Рис. 5.42. Компараторы КМ597CA1, КР597CA1




Рис. 5.43. Компараторы КМ597CA2, КР597CA2

597CA	13,	KP5	97CA	3
W1	Ξ	=	K1	14
W2			K2	11
'				
R1			+U>	9, 16
		1	- <i>U</i> >	13
			V	15, 10
R2				12
	W1 W2 R1 R1 R2	W1 =	W1 = =	W2 K2 K2

Рис. 5.44. Компараторы КМ597СА3, КР597СА3

K1401CA1. K1401CA2 2 K1 W1 7 1 H2 W2 в g 14 W3 A3 8 11 13 W4 44 10 12 3 -U

Рис. 5.45. Компараторы К1401CA1, К1401CA2

вывод 13 для стробирования компаратора.


Для обслуживания цифровых микросхем ЭСЛ предназначены компараторы серии КМ597, выполнениые по ЭСЛ-технологии с изоляцией р-п переходами. Компаратор КМ597СА1 (рис. 5.42) имеет $t_{2д+} < 6.5$ ис. Транзисторы компаратора, как и в ЭСЛ-ключах, всегда работают в линейном режиме и не входят в изсыщение, что дает предельное быстродействие. Компаратор имеет два противофазных входа, два выхода Q и \overline{Q} и вход сгробирования, отключающий входной каскад. Для ускорения срабатывания в схеме усилителя

введена положительная обратиая связь с выхода второго каскада и вход пер-

вого.

Компаратор КМ597СЛ2 (рис. 5.43) представляет собой модификацию схемы КМ597СА1. Он предназначен для обслуживания высокоскоростных ТТЛ цифровых микросхем. Компаратор снабжен схемой запоминания предыдущего состояния. Подключение на выход входного каскада триггерной схемы, выполняющей функции стробирования с хранечием (защелья) обеспечивает лучшую помехоустойчивость для цифровых сигналов.

Микросхема КМ597САЗ (рис. 5.44) представляет собой два автономных маломощных прецизионных компаратора в металлокерамическом корпусе 201.16-5. По выходным уровням компараторы сопрягаются с ТТЛ и КМОП дифровыми



K1121CA1

Рис. 5.46. Компаратор К1121CA1

микросхемами Внутренняя схема каждого компаратора состонт из трех дифференциальных усилительных каскадов Входиые каскады компараторов напряжения имеют дифференциальные входы и парафазные выходы. Для перехода к однофазному выходу в схеме использован каскад сдвига уровня на п-р транзисторе. Микросхема работает от лвух источников питания \pm 15 B \pm 10 %.

5.4. Аналоговые перемножители

Аналоговые перемножители (АП) предназначены для перемножения двух аналоговых величин и поэтому могут использоваться для построения умножителей частоты, фазовых детекторов, балансим модуляторов, а также в системах автоматического регулирования в качестве перемножителей и схем возведения в степень, совыстно с ОУ АП могут выполнять деление, извлечение корней и эмеделение тригонометрических функций. В настоящем параграфериводены параметры АП КР140МА1, К525ПС1 и К525ПС2. В зависимости от структурной схемы и электрических характеристик АП делятся на микросхемы для модуляторов (КР140МА1) и четыреквадрантных перемиожителей (К525ПС1, К525ПС2, К525ПС3).

Аналоговый перемножитель предназначен для реализации поредаточной функции $U_z = KU_xU_x$, где $U_z -$ выходное напряжение, U_x и $U_y -$ переменные напряжения на входах X и Y соответстветь

но; К — масшабный коэффициент

Передаточная характеристика реального АП отличается от идеальной на погрешность перемножения ϵ , которая равна максимальной разности между фактическим и теоретическим значениями вы кодиого сигнала. Погрешность перемножения обобщает ислинетность перемножения N_x . N_y , остаточное напряжение $U_{\text{сег}}$ и статические составляющие погрешности, включающие смещение $U_{\text{сег}}$ и $\Delta I_{\text{сег}}$ на входах и особенно их дрейфы, смещение на выходе, а также среднее значение погрешности масштабного коэффициента. Важные параметры для $\Delta \Pi_y$ диапазоны входных и выходного напражений, коэффициенты подавления сигналов по входам а также диапазон частот обрабатываемых сигналов. Электрические характеристики $\Delta \Pi_y$ приведены в табл. 5.10.

На рис 5 47, а приведена принципиальная электрическая схема АП КР140МА1, предиазначенного для схем балансных модуляторов Внутренияя схема АП состоит из множительного узла, преобразователя напряжения У-канала, входного эмиттерного повторителя Х-канала и схемы стабилизации режима по постоянному току. Собственно перемножающий узел в схеме АП выполнен на двух диференциальных парах транзисторов: VT6, VT9 и VT11, VT14. Базы транзисторных пар соединены параллельно, а коллекторы — перекрестно, благодаря чему разность выходных токов схемы пропорциональна произведению разности базовых токов ΔI_{λ} (канал X) и раз

Таблица 5.10

-							_	Габлица 5.10	01.6 1
Поволюна	V.D1403641	K52	K525ftC !	K52	К525ПС2		КМ525ПСЗ	<u>ප</u>	
Trahamert	N. ITOMAI	А	В	А	В	٧	Б	В	L
Погрешность перемножения є, %		75	1	1	#2	±0,25	±0,5	-	±0,5
Нелинейность перемножения по координатам X и Y, %									
Nx	l	I	1	±0,8	±1,5	± 0.12	€,04	€0,8	±0,3
N	1	l	ļ	±0,5	 	40,1	1,0,1	±0,5	+0,1
Остаточное напряжение, мВ:			•						
Uocrx	2	20	80	80	150	12	99	08	30
Uocty	5,1	100	140	09	100	10	10	09	10
Входные токи ІвхХ(У), мкА	40 (12)	_	-	4	9	2	81	73	23
Полоса преобразования $\Delta f_x(\Delta f_Y),M\Gamma \mu$		1,5	-	2,0	7,0	0,5	0,5	0,5	0,5
Амплитуда выходного напряжения $\mathrm{U}_{\mathtt{вих}\mathtt{макc}},\mathtt{B}$	က	±12	±10,5	±10,5	±10,5	114	=	#11	#
Ток потребления Іпот, мА	7,4 15,1	-1, 4,6	+5	9#	±7	97	9+	9#	97




Рис. 5.47. Балансный модулятор КР140МА1:

a — принципиальная электрическая схема (в сьобках приведено назначение выводов микросхемы $140M\Lambda 11$); δ — схема включения; δ — фазовый детектор

ности эмиттерных ΔI_Y (канал Y): $\Delta I_{\text{вых}} \sim \Delta I_X I_Y$. На подключениюх к коллектором неремножающих траизисторов нагрузочных резисто-

Дифференциальный усилитель на траизисторах VT5, VT8 и VT12, VT15 выполняет роль преобразователя входного напряжения в разность токов эмиттеров узла перемножения. Линсйная зависимость разности токов эмиттеров перемножителя от входного напряжения по входу Y достигается включением резистора Ry между эмиттерами дифференциального усилителя (выводь 4 и 10). Напряжением на входе Y регулируется ток эмиттеров транзисторов VT6, VT9, VT11, VT14. Поскольку токи транзисторов VT7 и VT13

зафиксированы, разность этих токов $\Delta I_1 = 2U_1/R_Y$. Диапазон линейных входных напряжений (до ± 5 В) достигается за счет высокого

напряжения пигания, равного ±12 В.

Схема Дарлингтона (VT5, VT8 и VT12, VT15) служит для увсличения сопротивления по входу Y. Для увеличения входного сопротивления по входу X в схему модулятора включен дифференциальный каскад на транзисторах VT1 и VT3 по схеме ОЭ. Этот каскад управляет токами баз перемножителя. Исходя из того, что вход Y—линсйный, а входной дифференциальный усилитель имеет коэффициент усиления 2,8, передаточную характеристику модулятора можно записать в виде $U_{\text{вых}} = (2R_{\text{H}}, R_{\text{Y}})U_1\text{th}(U_{\text{A}}/2_{\text{T}}\phi_{\text{T}})$ причём $U_1 \leqslant 1000$ в. Ток эмиттеров фиксируется генератором стабильного тока (ГСТ) на транзисторах VT2, VT4, VT7 и VT13. Напряжение смещения на базы транзисторов ГСС поступает от транзистора VT10 в диодном включении

Если замкнуть выводы 2 и 12 между собой и присоединить их иа корпус через нормирующий резистор R, то гок через диод смещения $I_{\pi} = (U_{n\pi} - U_{2\pi})/(600 + R)$, где I_{π} — ток диода (VT10); $U_{n\pi}$ отрицательное напряжение питания; U эв -- падение напряжения на переходе эмиттер — база; R — сопротивление резистора, определяющего ток; значение 600 — примерное значение внутреннего сопротивления днода, Ом. Чтобы на вход можно было подать высокое входное напряжение и при этом обеспечить линейность преобразования, напряжение на коллекторах транзисторов дифференциального усилителя должно быть не менее напряжения входиого сигнала. Нормальный рабочий режим достигается подачей необходимого смещения на базы транзистором VT1 и VT3 (вход X) через делитель напряжения от источника питания. Модулятор может работать от симметричных и несимметричных источников питания, при этом необходимо следить за согласованием нагрузки по входам и выходу.

В схеме балансного модулятора микросхема КР140MA1 работает от источников питания с напряжением ± 12 В (рис. 5.41, б), режим по постоянному току задается делителем (номиналы резисторов 3,6...2,4 кОм). Уровень тока по входам X и Y устанавливается с помощью резистора с номиналом 5,6 кОм, включенного между выводами 2 и 5 корпусом. Входы X и Y схемы развязаны конденсаторами. Для предотвращения самовозбуждения в цепи выводов 8 и 3 включены последовательные резисторы с поминалом

51 Om.

Пример схемы фазового детектора, построенного на базе мічкросхемы КР140МЛ1, показан на рис. 5.47, в. Работа лицейного фазового детектора основана на следующем тригонометрическом уравнении: $\cos \omega t \cos (\omega t + \phi) = [K_1 \cos (2\omega t + \phi) + K_2 \cos \phi]$, где K_1 и K_2 — масштабные коэффициенты. Используя фильтр нижних частот, можно выделить искомую составляющую, пропорциональную значению $\cos \phi$. Модулятор в этом случае служит перемножителем гармонических функций.

На рис. 5.48 приведена принципнальная схема четырехквадрантного АП, построенного на двух микросхемах КР140MA1 (DA1 и DA3). На одной микросхеме КР140MA1 нельзя построить схему сбольшим диапазоном входных напряжений, так как вход X (выводы 8 и 3) линейно принимает сигнал только при входных уровнях $U_{ax} \ll \phi_T$. Для обеспечения линейности работы узла перемножения




Рис. 5.48. Четырсхквадрантный перемножитель на базе КР140МА1

в схему необходимо добавить устройство предварительного логарифмировання входного сигнала, так как эта функция обладает свойством «сжимать» диапазон.

Перемножитель DA1 работает в схеме предварительного нелинейного преобразования, выходное напряжение которой пропорционально логарифму входного напряжения. В этой микросхеме используется только один управляющий вход (вход У умножителя), а на выводы 3 и 8 подано постоянное напряжение. Включенный между выводами 3 и 8 диод полностью открывает транзисторы VT6 и VT14 (см. рис. 5.47, а) и закрывает транзисторы VT9 и VT11. Выходной ток зависит только от напряжения на входе.

Токи выводов 9 и 12, проходя через транзисторы в диодном включении (DA2), создают на них разность потенциалов, пропорциональную логарифму входного напряжения, и в результате выходное напряжение АП $U_{\text{вых}} = 2R_H U_X U_Y / I_c R_X P_Y$ где R_X и R_Y — сопротивления резисторов по выводам 7 и 14 перемножителей DA1 и DA3 соответственно.

Выходное напряжение DA3 при симметричных источниках питания ± 12 В имеет постоянный уровень ± 9 В. Для приведения постоянного уровня выходного напряжения к нулевому применена схема смещения, выполненная на ОУ КР140УД7 с масштабным коэффициентом K=10. При этом $U_{\rm Fыx}=K_1K_2K_3U_XU_Y$, где $K_1=2R_{\rm H}/I_0R_X$ R_Y — коэффициенг перемножения АП; $K_2=R_{12}/R_{12}R_{11}$ — коэффициент передачи делителя; $K_3=R_{14}/R_{11}\|R_{12}$ — коэффициент усиления схемы смещения. Для указанной схемы $K_1K_2K_3=0,1$. При линейно изменяющемся напряжении на входе DA1 и ступенчатом напряжении с шагом 2 В по входу DA3 линейность перемножения не менее 2 %.

Аналоговый перемножитель Қ525ПС1 (рис. 5.49, а) содержит схему предварительного нелинейного преобразования. На основе АП Қ525ПС1 значительно упрощается построение четырехквадрант-





Рис. 5.49. Аналоговый перемножитель К525ПС1:


δ)

R9

a — принципиальная электрическая схема; b — схема аналогового перемножнителя со смещением уровня

ного перемножителя, расширяется его диапазон входных сигналов до ± 10 В при амплитуде выходного сигнала ± 10 В с линейностью лучше 3 %. На рис. 5.45, σ показана схема АП, снабженного схемой смещения уровня, построенной на ОУ КР140УД7, который реализует передаточную функцию $U_Z = U_X U_Y / 10$. Применение АП совместно








Рис. 5.52. Аналоговый перемножитель КМ525ПС3




Рис. 5 51. Аналоговый перемножитель $K525\Pi C2$: a — условное графическое обозначение; δ — основная схема включения

с ОУ значительно расширяет диапазон выполняемых функций. Используя АП как элемент отрицательной связи ОУ, можно построить схему деления двух сигналов (рис. 5.50). В этой схеме ОУ поддерживает на своем инвертирующем входе потенциал «земли», поэтому передаточная функция имеет вид $KU_XU_Y/R_1 - U_Z/R_2$, откуда при $R_1 = KR_2U_X = -(U_Z/U_Y)$. Если в схеме АП объединить оба входя и подать на них сигнал с выхода ОУ, то выходное напряжение ОУ будет $U_X = \sqrt{U_ZR_1/KR_2}$. Таким образом, схема извлекает квадратный корень из функции входного сигнала ОУ. На рис. 5.51 приведено условное графическое обозначение АП К525ПС2, имеющего в своем составе ОУ. Схема позволяет строить четырехквадрантный перемно-

житель с $U_{\text{вх}} = \pm 10,5$ В и погрешностью не более 1 % практически

без дополнительных элементов.

На рис. 5.52 приведено условное графическое обозначение высокоточного АП типа КМ525ПСЗ, имеющего погрешность перемножения менее 0,5 %, что позволяет исключить применение схемы балансировки. Выпускается четыре типономинала К525ПСЗ, группы А, Б, В изготовляются по технологии с лазерной подгонкой точности схемы.

5.5. Микросхемы для теле- и радиоприемных устройств

Создание специализированных полупроводниковых микросхем повышенной степени интеграции, содержащих узлы радиоприемных устройств — усилителей, детекторов, слем фазовой автоподстройки частоты (ФАПЧ), позволило значительно упростить процесс изготовления устройств связи, повысить их функциональную насыщенность, качество настройки и надежность работы, уменьшить габаритные размеры. Происходит широкое внедрение цифровых методов обработки информации, кодирования и декодирования. Для повышения качества работы узлов радиоприемных устройств и введения дополнительных сервисных услуг применяются микропроцессоры и контроллеры, следящие за поддержанием режима работы любого узла устройств. В результате для построения трактов радиоприемных устройств созданы многофункциональные чикросхемы с аналоговой и аналого-цифровой обработкой информации.

5.5.1. Микросхемы для телевизионных приемников

Осповными параметрами микросхем для приемников являются постоянные и переменные напряжения сигналов на их входах и выходах, такие как постоянное напряжение на определенном выводе $U_{\text{вых пост}}$ или $U_{\text{а пост}}$, где $_{\text{а}}$ — номер вывода. В этом случае приводится диапазон постоянных напряжений, в котором может находиться рабочая точка по данному выводу. Выходное напряжение $U_{\text{вых}}$ или $U_{\text{а}}$ — значение переменной составляющей напряжения по определенному выводу. В ряде случаев применяется функциональная индексация выводов. Например, $U_{\text{R=Y}}$ — выходное напряжение на выводе, несущем информацию о разности красного и яркостного сигналов,

Минимальное входное напряжение U_{вумин} — значение напряжения, подаваемое на выводы микросхемы, снижение которого нарушит

нормальную работу микросхем.

На рис. 5 53 приведена структурная схема цветного телевизионного приемника. Сигнал, принимаемый антенной, усиливается и поступает на селектор-преобразователь, содержащий смеситель, гетеродин и фильтры. В качестве смесителя и гетеродина метрового диапазона может быть использована микросхема К174XA20 (рис. 5.54), Микросхема осуществляет преобразование сигнала метрового диапазона в сигналы промежуточной частоты и ее предварительное усиление. Кроме того, в схеме предусмотрена возможность работы в режиме усилителя сигналов, поступающих от селектора дециметрового диапазона. Микросхема обеспечивает прием сигнала в диапазоне

Тип микросхем	Функциональное назначение	I _{пот} , мА	U _{вых} , в
К174ПС4	Смеситель селектора ка- налов дециметрового ди-	10	_
K174XA20	апазона Смеситель и гетеродин с предусилителем для се- лектора каналов метро-	_	_
КР174УР2А КР174УР2Б	вого диапазона УПЧ изображения (УПЧИ)	5070	2,44,2
К174УР5	УПЧИ с выходом на маг- нитофон	3065	2,64,2
К174УР10	УПЧИ с выходом на ви- деомагнитофон	1535	1,3
K1745'P1	УПЧ звука (УПЧЗ)	11 . 22	_
К174УР4	УПЧЗ с выходом на маг- нитофон	9,517,5	4,25,3
К174УР11	УПЧЗ с выходом на ви- деомагнитофон	40	0,91,6
K174XA1	Выделение R-Y и B-Y сигналов и запирание ка-	30 .50	1,1*
K174XA8	нала цветности Демодулятор R-Y и B-Y сигналов, электронный	46	1,1±10%
K174XA9	коммутатор, усилитель Формирование сигналов цветовой синхронизации,	47	1,82,3
K174XA16	выключение цвета Декодер цветовой информации по системе СЕКАМ	751 30	0,711,48
К174АФ4	Получение R-G-B сигналов, регулировка насы-	2555	_
К174УП1	щенности Успление и регулировка, привязка и регулировка	16	
Қ174АФ5	уровня «черного» Матрица R-G-B	3080	
K174VK1	Регулировка яркости, контрастности, насыценности и формирование G сигнала	46	5,46,8

 U _{BX} , MB	f _в , мГи	Примечаине	Номер рисун ка
 25	>1000	$K_{\text{m}} = 12$ дБ; $S_{\text{пр6}} = 4,5$ мА/В; $U_{\text{nn}} = 6$ В	5.55
	50 230	Кш = 12 дБ; Uпсст1,2,8,9,10 ≤ 16,5 В	5.54
0,20,5 0,3 0,2	>38	$U_{12} = 57 \text{ B}; U_5 = 2 \text{ B}$ $U_{PR} = 12, I_{ROT} = 65 \text{ MA}$ $\Delta U_{A\Pi q} = 10 \text{ B}; I_{APy} = 10 \text{ MA};$	5.56 5.58
1	>60	$K_{APY} = 50$ дБ $K_{yU} = 30$ дБ; $K_m = 40$ дБ	
1	>6,5	$K_{yU} = 6; K_{nam}^* = 46 \text{ дБ}; K_{APy} = 60 \text{ дБ}$	5. 57
0,1	>6,5	$K_{\text{NPY}} = 10 \text{ дБ}; K_{\text{нам}} = 46 \text{ дБ}; K_{\text{APY}} = 60 \text{ дБ}, K_{\text{r}} = 1.5 \%; U_{8} = 1.5 \%$	5 59
0,06	>10	$ \begin{array}{c} = 0.3 \text{ B; } U_{12} = 0.25 \text{ B} \\ U_{5 \ 11.6} = 0.30, 9 \text{ B; } U_{\text{пост8}} = 6.6 \\8, 2; \qquad U_{\text{пост9}} = 5.57, 1; \qquad K_{\text{пям}} = 0.0. \end{array} $	5.61
<350	>4,3	= 46 дБ; K _{yU6} = 0,81,3; K _r = 2 %	5.63
300	>4,3	$U_{\rm B.Y} = 1,5 \pm 10 \%; \ {\rm K_{yU}} = 40 \ {\rm дB}$	5.64
_	>4,2	$K_{\text{orp}} = 0.51.0; U_{\text{BMY TP}} = 2.53.5; \ U_{\text{BMY RB}} = 12 \text{ B}; K_{\text{oc}} = 40 \text{ AB}$	5.6 5
0,52,0	≥ 5	$\begin{array}{c} U_{\text{B}} = 0.941,87 \text{B;} U_{\text{Bx } \text{по.}\text{J}} = 40 \ \\400 \text{MB;} U_{25} = 1,83,5 \text{B;} \\ U_{\text{пост } 25} = 7.8 \text{B;} U_{\text{Bx } 23} {\leqslant} 220 \text{MB;} \\ U_{\text{Bx } 23} {\leqslant} 220 \text{MB;} \end{array}$	5.66
1	>5 ьГц	$U_2 = 1,83,5 \text{ B}$ $K_{\pi 1,2,3}^{**} = 3,13,9; K_{\pi 4,5} = 2,43,6;$ $K_{\pi 6} = 0,7; K_{\pi 7} = 1,41,8$	5.6 7
160		$K_{yU} = 22,8$	5.68
2,5 B	>6 >6	$\Delta f_{R.Y-R} = 1.5 \text{ M}\Gamma \mu$ $U_Y = 24 \text{ B; } U_r = 1.2 \text{ B}$	5.7 0 5.69

Тип микросхем	Функциональное пазначение	Inor, MA	U _{вых} , в
K174XA17	Матрица R-G-B, регулировка яркости, контраст-	70130	
К174АФ1	ности и насыщенности Селектор синхроимпульсов и генератор строчной	34 5 6	8
K174XA11	развертки Блок строчной развертки и управления кадровой	25 .5 3	10
К174ГЛ1	разверткой Блок кадровой разверт- кп	180	915

^{*} Қ пам — коэффициент амплитудной модуляции.

** К п - коэффициент передачи.





Рис. 5.53. Схема цветного телевизионного приемника:

1 — селектор каналов; 2 — блок управления; 3, 4, 5, 6, 7 — соответственно тракты изображения, звука, яркости, цветности и развергок






Рис. 5.55. Микросхема К174ПС4

Рис. 5.54. Микросхема К174XA20:

1— усилитель; 2— выходной кас-кад; 3— мультипликатор; 4— ком-паратор; 5— генератор тока; 6, 8—дифференциальный усилитель; 9— корректор

U _{вх} , мВ	i _в , мГц	Примечание	Номе р рисун- ка
_	⊳5,5	$\left\{ \begin{array}{l} K_{yUY,B,R,G} = 24; \ U_{20} = 1,52,5 \ B; \\ U_{2,5,27} = 1 \ B; \ U_{20} = 1,52,5 \ B; \end{array} \right.$	5,71
3 B		$U_{c\tau} = 7.510 \text{ B}; U_{22} = 45 \text{ B}$ $t_1 = 1217 \text{ MKC}; t_{11} = 2632 \text{ MKC}$	5,72
	_	$U_3 = 9.5 \text{ B}; U_8 = 10 \text{ B}; U_7 = 4$ 5 B; $U_{11} = 2.57 \text{ B}; t_{3\pi} = 0.3$	5,74
_		$\begin{array}{llllllllllllllllllllllllllllllllllll$	5,73

50...230 МГц и возможность совместной работы с цифровыми делителями частоты.

В качестве смесителя каналов дециметрового диапазона может быть применена микросхема К174ПС4 (рис. 5.55). Преимуществом смесителей на микросхеме К174ПС4 является отсутствие или ослабление в спектре выходного сигнала составляющих с частотами сигнала и гетеродина, а также хорошая развязка между цепью гетеродина и входом.

В табл. 5.11 представлены технические характеристики микросхем нескольких поколений серии 174. Так, микросхемы К174УР2 и К174УР1 (рис. 5.56, 5.57) реализуют тракт усиления промежуточной частоты (УПЧ) изображения и звука. Применение вместо них микросхем К174Р5 и К174Р4 (рис. 5.58, 5.59) позволяет расширить функциональные возможности телевизионного приемника и обеспечивают его работу с магнитофоном. С развитием видеомагнитофонной техники появилась необходимость устройства сопряжения телевизношного приемника с видеоприставкой. С этой целью разработаны микросхемы К174УР10 (рис. 5.60) и К174УР11. На рис. 5.61 приведена схема включения микросхемы К174УР11. Видеомагнитофон подключается через кондеисатор 2 мкФ к выводу 6 микросхемы. Переключение режима запись/воспроизведение осуществляется подачей потенциала на вывод 1. Резистор R3 подбирается так, чтобы эквивалентная добротность контура R3C5L Q = 45 ± 2 на частоте f_1 = $=6.5 \text{ M}\Gamma_{\text{II}}$

На рис. 5.62 показана структурная схема тракта цветности телевизионного приемника. Тракт цветности содержит капалы прямого 1 и задержанного 2 сигналов, электронные коммутаторы 3, обслуживаемые симметричным триггером 4, каналы «синего» 5 и «красного» 6 сигналов цветовой синхронизации, устройство опознавания 7, а также селектор цветовой синхронизации 8 и амплитудный детектор 9.

Тракт цветности можно строить, применяя различную интегральную элементную базу. Например, он может быть собран на двух





Рис. **5.**56. Микросхема K174УР2:

а — функциональная схема;
 б — схема построения усилителя промежуточной частоты изображения телевизионного приемника;
 1 — 3 — УПЧ;
 4 — детектор;
 5 — ограничитель;
 6 — предварительный видеоусилитель;
 7 — фазонныеотор;
 8 — ключевой усилитель;
 9 — регулирующий усилитель;
 10 — пороговый усилитель;
 11 — компенсатор температуры.

Выводы: I, 16— вход; 2, 4, 15— коррекция АЧХ; 3— облий; 5— вход АРУ (илюс U_{III}); 7— вход стробирования; 8, 9— настроечный контур; 10— регулировка усиления; 11— выход (мнус U); 12— выход (плюс U); 13, 14 плюс U_{ИІ}



микросхемах К174ХА1 (рис. 5.63), содержащих электронный коммутатор, усилитель-ограничитель и частотный детектор, с применением микросхем серии К155 и других компонентов (всего около 300 дегалей). На входы коммутаторов (выводы 7 и 9 микросхемы К174ХА1) поступают прямой и задержанный сигналы серии К155. Полярность импульсов должна меняться от строки к строке, закрывая и открывая тем самым коммутатор нужного канала. С выхода коммутатора щветовые поднесущие, модулированные цветоразностными сигналами, поступают на усилитель-ограничитель, а с него — на частотный детектор (умножитель), где и происходит выделение цветоразностных сигналов. Контуры частотных детекторов настроены на цветовые под-




Рис. 5.57. Микросхема К174УР1:

1—УПЧ; 2— демодулятор АМ; 3— демодулятор АПЧ; 4—УПТ АПЧ; 5—УПТ АРУ; 6— система АРУ; 7— видеоусилитель; 8— инвертор «черного»; 9— инвертор «белого».

Выводы: 1, 16 — входы; 3 — установка задержки АРУ; 4 — выход АРУ; 5—выход АПЧ; 6 — выключение АПЧ; 7, 10 — фильтры демодулятора АПЧ; 8, 9 — фильтры модулятора АМ, 11 — плюс $U_{\Pi\Pi'}$ 12 — выход «видео»; 13 — общий




Рис. 5.58. Микросхема К174УР1:

a — функциональная схема: 1 — усилитель-ограничитель; 2 — частотиый детектор; 3 — электронный аттенюатор; δ — схема включения.

Выводы: $1-U_{\rm HII2}$; 2, 13—блокнровка; 5—атгенюатор; 6, 10—выход ВЧ; 7, 9—фазосдвигающие контуры 8—выход НЧ; 11— $U_{\rm HII1}$; 14—вход

несущие частоты 4,25 МГц (синий) и 4,406 МГц (красный). При построении «синего» канала из схемы необходимо исключить конденсаторы С1 и С3, а для «красного» канала — С2 и С4. Постоянное напряжение на выходе микросхемы $U_{\rm BMX\ пост}=6,5$ В, а на вывод 13 при приеме черно-белого сигнала подается внешнее управляющее напряжение выключения канала цветности.

Для сокращения числа компонентов на плате и для расширения функциональных возможностей тракта цветности можно использовать





Рис. 5.59. Микросхема К174УР4:

Выводы: 1 — общий: 2, 13 — блокировка; 3 — вход H^q ; 4 — ООС; 5 — регулятор громкости; 6, 10 — выход B^q ; 7, 9 — фазосдвигающие контуры 11 — плюс $U_{\Pi\Pi}$; 12 — нерегулируемый выход H^q ; 14 — вход



Рнс. 5.60. Схема включения микросхемы K174УР10

микросхемы К174XA8 и К174XA9. Они предназначены для построения трактов цветности телевизоров, работающих с сигналами как СЕКАМ, так и ПАЛ. Микросхема К174XA8 (рис. 5.64) содержит двухканальный электронный коммутатор, усилитель-ограничитель и демодулятор цветоразностных сигналов, а также блок выбора режима, позволяющий переключаться с системы СЕКАМ на систему ПАЛ, при этом сигнал «обходит» схему коммутатора, а частотные детекторы превращаются в фазовые. Микросхема К174XA9 (рис. 5.65) обеспечивает усиление и ограничение входных цветовых сигналов, управление электронным коммутатором, выделение сигналов опознавания и выключение цвета.

Микросхема К174AX16 реализует функции дикодера цветовой информации по системе СЕКАМ и может полностью заменить блок, выполненный на микросхемах К174XA8 и К174XA9. Микросхема К174XA16 (рис. 5.66) за счет применения системы ФАПЧ позволяет значительно улучшить линейность демодулированных сягналов цветности, что, в свою очередь, повысит качество изображения. На рис. 5.66 приведена схема включения микросхемы К174XA16 в телевизнонном приемнике. В схеме использованы следующие элементы:




Рис. 5.61. Микросхема К174УР11:

Выволы: 1 — вход переключателя видеомагнитофона; 2 — выключение ПЧ, обратная связь; 3 — вход ПЧ; 4 — $U_{\Pi\Pi}$; 5 — вход демодулятора; 6 — сопряжение с видеомагнитофоном; 7, 9 — коррекция ВЧ; 8 — коррекция НЧ; 10 — вход НЧ; 14 — регулировка тембра НЧ; 14 — регулировка тембра ВЧ; 15 — $\pm U_{\Pi\Pi}$; 16 — 17 — фазосдвигающие контуры; 18 — коррекция ВЧ

линия задержки типа УЛ-64-5-1; конденсаторы емкостью С1, С7 = 0.1 мкФ; С2, С11, С15, С21, С23, С31=0.01 мкФ; С3=15 пФ; С4, С6= 470 мФ, С5=33 пФ; С8=100 мкФ; С9С10=100 пФ; С12, С29, С23, С27, С29, С30=10 мкФ; С13=0.027 мкФ; С14=27 пФ; С16=50 мкФ; С17=300 пФ; С18, С22=120 пФ; С19=1000 мФ; С25, С26=330 пФ; индуктивности L_1 =3,3 мкГн; L_2 =2,7 мкГн; L_3 =4,3 мкГн; L_4 =8 мкГн; резисторы сопротивлением R_1 =1,2 ком, R_2 , R_1 2=680 Ом; R_3 , R_9 =390 Ом; R_4 =1,8 кОм; R_5 =1 МОи; R_6 =12 кОм; R_7 , R_8 =150 кОм; R_{10} =3,9 кОм; R_{11} =330 кОм; R_{13} =3,3 Ом; R_{14} =5,1 кОм; R_{15} , R_{17} =180 кОм; R_{16} , R_{16} , R_{19} =470 кОм; R_{18} , R_{20} =10 Ом; R_{21} =430 кОм; R_{22} =2,2 МОм.

Для получения сигналов первичных цветов — красного, синего и зеленого — служит микросхема К174АФ4 (рис. 5.67), осуществляющая одновременно и регулировку насыщенности цветов. Микросхема включает: два усилителя-регулятора насыщенности (1), три выходных усилителя (3) и четыре сумматора (2), на одном из которых вырабатывается цветоразностный сигнал G-Y, а на трех остальных





Рис. 5.62. Фуньциональная схема тракта цветности

из цветоразностных и яркостного сигналов формируются сигналы основных цветов — красного, синего и зеленого. Микросхема обеспечивает полосу пропускания по яркостному каналу не менее 6 МГи, а по цветоразностным каналам — не менее 1,5 МГц. Совместно с К174АФ4 работает микросхема К174УП1 (рис. 5 68), предназначенная для усиления и регулировки яркостного сигнала, ограничений токов кинескола, привязки уровня «черного» и других функций.

Получение первичных цветовых сигалов и регулировка яркости, контрастности и насыщенности могут быть реализованы на микросхемах К174УК1 н К174АФ5. Микросхема К174УК1 (рис. 5.69) осуществляет регулировку контрастности, яркости и насыщенности цветов на экране телевизора. Регулировка производится с помощью трех потенциометров — одного для управления уровнем сигнала яркости и двух для сигналов R-Y и B-Y. В микросхеме формируется сигнал G-Y. Выходная информация R-Y, B-Y и G-Y поступает на микросхему К174АФ5 (рис. 5.70), которая формирует сигналы R', G" и В', управляющие модуляторами кинескопа. Одновременно осуществляются фиксация уровня «черного» и регулировка усиления по каждому сигналу основного цвета.

Для уменьшения числа деталей и улучшения качества тетевизионных приемников разработана микросхема К174ХА17, которая предназначена для замены микросхем К174УК1 и К174АФ5. Микросхема К174ХА17 (рис. 5.71) осуществляет обработку демодулированных видеосигналов в блоке цветности систем ПАЛ/СЕКАМ и кроме функций К174УК1 и К174АФ5 позволяет выполнять подключение видеоигр и других функций. Микросхема работает от источников питания 12 В \pm 10 % и имеет уровень входных сигналов R-Y=-1,05 В; R-Y=-1,33 В.

В схемах современных телевизоров используются селекторы синароимпульсов и задающие генераторы строчной развертки с частотной и фазовой автоподстройкой. Эти узлы могут быть построены на



Pис. 5 63 Микросхема K174XA1:

Выводы: 1, 4, 14, 15, 16— выводы подключения контуров частной селекции; 2— выход (трансформаторный). 3, 5— плюс $U_{\rm HI}$; 6, 10— входы; 7, 9— управление коммутатором; 8— общий; 11— ООС; 13— вывод включения схемы

микросхеме К174АФ1 (рис. 5.72). Выходной каскад строчной развертки выполияется на внешних дискретных элементах — тиристорах или транзисторах Микросхема осуществляет генерацию импульсов строчной частоты и их усиление Мощный выходной каскад развивает в нагрузке ток до 0,6 А. Однако этого тока недостаточно, и для управления трансформаторами отклонения луча необходима дополнительная схема усиления.

Микросхема К!74ГЛ! (рис. 5.73) применяется в блоках кадровой развертки телевизионных приемников. Типовая схема кадровой развертки содержит задающий генератор и мощный выходной каскад. Генератор в соответствии с синхроимпульсами формирует имлульсы пилообразной формы прямого и обратного хода, мощный выходной каскад обеспечивает большой выходной ток. Микросхема К!74ГЛ! отдает в нагрузку ток до 1,6 A, поэтому она обязательно устанавливается на теплоотвод.

Микросхема K174XA11 (рис. 5.74), предназначенная для реали-




Рис. 5.64. Микросхема К174ХА8:

Выводы: 1, 15—выходы сигналов цветности; 2—корпус; 3, 5—входы сигнала цветности; 4—переключение режимов; 6—вход строчного гасящего импульса; 7—вход кадрового гасящего импульса; 8—выключатель цветвости, 9, 10—интегрирующие цепи; 11, 13—выходы цветвоговой синхронизации; 12—вход коммутатора; 14—плюс $U_{\rm MH}$: 16—регулировка усиления




Рис. 5 65. Микросхема К174ХА9:

Выводы: 1 — вход прямого сигнала: 2 — общий: 3 — вход задержанного сигнала: 4 — управление режимом работы; 5 — опорный сигнал R-Y(CEKAM); 6 — опорный сигнал B-Y (ПАЛ); 8 — опорный сигнал B-Y (СЕКАМ): 9 — вход демодулятора B-Y; 10 — выход демодулятора B-Y; 11 — вход демодулятора R-Y; 12 — выход демодулятора R-Y; 13 — выход коммутатора R-Y; 14 — плюс $U_{\mathbf{H}\mathbf{U}}$; 15 — выход коммутатора B-Y; 16 — вход коммутатора





Рис. 5.66. Микросхема К174ХА16:


Выводы: 1 — коррекция; 2. 4 — цветовая синхронизация; 3, 24 — общий; 5—7, 14, 15 — плюс $U_{\rm HI}$; 8 — выключатель цвета; 9 — вход генератора; 10 — фильтр; 11, 18 — установка уровня «черного»; 12, 17 — корректоры предыскажений; 13 — выход (8-Y); 16 — выход (R-Y); 19 — вход генератора 1; 20 — вход генератора 2 (1 мкс); 21 — вход видеосигнала; 22 — вход синхронмиульса; 23 — вход задержанного сигнала; 25 — выход цветового сигнала; 26 — регулировка усиления; 27, 28 — входы сигнала цветности

Рис. 5.67. Микросхема К174АФ4:

1 — блок регулировки насыщенности цвета; 2 — сумматор; 3 — блок уровня сигнала

Выводы: 1, 15 — подстройка; 2 — вход В-Y; 3, 13 — регулировка насыщения; 4 — вход Y; 5 — регулировка «В»; 6 — выход «В»; 7 — выход «СВ»; 8 — общий; 9 — регулировка «СВ»; 10 — выход «СВ»; 11 — регулировка «СВ»; 14 — вход R-Y; 12 — вход Y; 16 — плюс U $_{\rm MI}$





, å

Рис. 5.68. Микросхема К174УП1:

a — функциональная схема. 1, 2 — регулировка контрастности и яркости; 3 — ограничитель токов лучей кинескопа; 4 — узел привязки к уровню «черного»; 5 — блок выключения режекторных фильтров при приеме черно-белого изображения; δ — схема включения.

Выводы: 1 — выход: 2 — плюс $U_{\rm HII}$: 3 — вход: 4—6 — транзистор выключения фильтра режекции (4 — коллектор, 5 — база, 6 — эмиттер): 7 — регулировка қонтрастностн: 8, 9 — ограничение тока лучей кинескопа; 10, 13, 14 — управление уровнем «черного»; 11 — строчный импульс: 12 — регулировка яркости; 15 — ООС; 16 — общий





Рис. 5.69. Микросхема К174УК1:

Выводы: І — выход Y; 2 — импульс привязки; 3 — импульс гашения, 4 — корлус; 5 — регулировка контрастности; 6 — регулировка насыщенности; 7 — выход В-Y; 8 — вход R-Y; 10 — выход R-Y; 11 — вход G-Y; 12 — выход G-Y; 13 — плюс $\mathbf{U}_{\mathbf{H}\mathbf{T}}$; 14 — регулировка яркости; 15 — накопительный конденсатор; 16 — вход Y

Рис. 5.70. Микросхема К174АФ5:

1 — схема фиксации уровня «черного»;
 2 — матрица формирования цветного сигнала;
 3 — регулятор

усиления; 4 — усилитель.
Выводы 1 — вход; 2, 4, 6 — входы
R-Y, G-Y, В-Y соответственно; 3, 5,
7 — установка усиления каналов R,
G, B; 8 — вход схемы фиксации
уровия «черного»; 10, 12, 14 — входы
В G, R, 11 — вход ООСВ 13—
вход ООСС; 15 — вход ООСВ






Рис. 5.71 Микросхема К174ХА17.

Выводы: 1, 2 — выход G; 3, 7, 8, 9, 24, 25, 28 — конденсатор 22 пФ; 4, 5 — выход — В; 6 — плюс $U_{\Pi\Pi}$; 10 — импульс привязки; 11 — импульс гашения; 12, 13, 14 — уровви В, G, R соответственно; 15 — вход сигнала яркости; 16 — вход насыщения; 17 — вход — (R-Y); 18 — вход — (B-Y); 19 — вход контрастности; 20 — вход уровня яркости; 21 — регулировка В; 22 — регулировка G; 23 — вход схемы ограничения тока луча; 26, 27 — выхот R

зации блока строчной развертки и схемы управления кадровой разверткой и блоком цветности, более универсальна. Она обеспечивает амплитудную селекцию синхросигнала, автоматическую подстройку частоты и фазы, формирование импульсов строчной развертки для работы как с транзисторными, так и тиристорными выходными каскадами, формирование синхроимпульсов кадровой развертки и стробнипульса выделения цветовой поднесущей. При напряжении питания





Рис. 5.72. Микросхема К174АФ1:

a — функциональная схема: 1 — мощный выходиой каскад (0,6 A в нагрузке); 2 — формирователь выходного импульса; 3 — генератор импульсов строчной частоты; 4, 5 — фазовый дискриминатор автоподстройки частоты генератора и фазы выходного импульса; 6 — детектор совпадений; 6 — схема включения Выводы: 1 — плюс $U_{\rm HIT}$ 2 — выход; 3 — въод формирователя; 4 — выход фазового дискриминатора; 5, 6 — входы фазового дискриминатора; 7 — выход детектора совпадения; 8 — вход видсосигнала; 9 — вход импульса помехи; 10 — вывод; 11 — выход детектора совпадения; 12 — выход фазового дискриминатора; 13—15 — выводы; 16 — общий



Рнс. 5.73. Микросхема К174ГЛ1:

1 — усилитель синхроимпульсов; 2—генератор; 3 — генератор пилообразного напряжения; 4 — стабилизатор; 5 — съема формирования обратного хода; 6 — буферный каскад; 7 — усилитель мощности; 8 — предусилитель

Выводы: 1 — выход буферного кас када; 2, 5 — плюс $U_{\Pi\Pi}$; 3 — RC контур; 4 — выход; 6, 9 — RC контур генератора; 7 — настройка генератора пилообразного напряже

ния; 8-вход синхроимпульсов; 10-вход предусилителя; 11-вы ход предусилителя; 12-воррекция

+12 В данная микросхема генерирует амплитуду выходного строчного импульса не менее 9,5 В, кадрового синхроимпульса и стробимпульса выделения цветовой поднесущей не менее 10 В при токе выходного каскада до 0,6 А.

В переключателях каналов телевизионных приемников широко используются сенсорные и псевдосенсорные устройства переключения.

Устройства управления переключением каналов представляют собой специальные ключевые схемы, состоящие из схем элементарных каналов (рис. 5.75). Схема работает следующим образом. В начальный момент конденсатор С заряжен до напряжения $U_{\kappa o m}$, которое воздействует на управляющий вход ключей 1 и 2 и держит ключи закрытыми, поэтому на выход управления Q_{π} поступает напря-




Рис. 5.74. Микросхема К174ХА11:

Выводы: 1, 2— плюс $U_{\rm MH}$; 3— выход строчного импульса; 4— вход переключения длительности выходного импульса; 5— RC-контур фазового детектора ϕ_2 ; 6— вход импульса обратного хода; 7— выход стробирующего импульса; 8— выход кадрового импульса; 9, 10— вход; 11— частотная коррекция пикового детектора совпадений; 12— коррекция переключателя постоянной времени фильтра; 13— RC-контур фазового детектора ϕ_1 ; 14, 15— частотная корекция задающего гснератора; 16— общий




Рис. 5.75. Қанал переключения диапазонов

Рис. 5.76. Микросхема К1106XП1

жение $U=U_{\text{ком}}$ и ток через индикатор не проходит. При замыкании ключа S конденсатор C разряжается, напряжение на управляющем входе падает и открывает ключи 1 и 2, при этом на выход управления диапазонами $Q_{\text{п}}$ поступает $U_{\text{ком}}/10$, а выход индикации Q_{1} за-

K	1106X/I	2	_
13	SW	Q1 1 2 3 4 5 6 7 Q2 1 2 3 4 5 6 6 7 7 Q2 1 7 2 7 7 2 7 7 7 7 7 7 7 7 7 7 7 7 7	5 6 7 8 9 10 11 14 16 18 20 22 24 26 28

Рис. 577. Микросхема К1106XП2

КИПОБХЛІ SW 18 2 2 21 3 3 24 4 4 5 5 1 1/) 6 Б 3 13, 14 nv 02.1 16, 17 ANUI 2 3 4 19.20 11 UKOM 22, 23) + *U* 25.2€ 28

Рис. 5.78. Мидросхема К1106XII3




Рис 5.79. Микросхема К1003КН3

		110001111	'	
2 4 6 8 15 14 13 12	1 # 2 3 4 1 I 2 3 4	SW	Q1 1 2 3 4 Q2 C ST	3 5 7 9 11 10 18 1 16
			l i	

K1003KH2 K1003KH1

Рпс. 5.80. Микросхемы К1003КН1, К1003КН2

мыкается на корпус и индикатор загорается. Наборы описанных устройств со специальной схемой, инициирующей включение первого канала телевизоро, выполненные в виде микросхем, приведены в табл. 5.12. Микросхемы К1106ХП11 и К1106ХП2 работают на ламповый индикатор, а микросхечы К1106ХП3, К1003КН1—К1003КН3—на светодиодный (рис. 5.76—5.81).

Микросхемы серии К1021 предназначены для построения схем цветных телевизионных приемпиков, работающих в стандартах цветного телевидения СЕКАМ, ПАЛ, НТСЦ. Комплект микросхем позволяет подключать телевизионные приемники к видеомагнитофонам и работать на частоте бытового электропитания 50/60 Гц.

Параметры микросхем приведены в табл. 5.13. Основой комплек-




Рис. 5.81. Микросхема КР1021ХА4:

Выводы: 2 — фиксация напряжения детектора уровия; 3 — фиксация уровня пикорого летектора; 4 — вкод сигнала цветности; 5 — регулировка насыщенности; 6 — регулировка контрастности, 7 — импульсы гашения и синхронизации; 8 — вкод сигнала яркости; 10, 19—21 — фиксация уровня «черного»; 11—регулировка яркости, 12—17 — вкоды управления; 18 — информация о тепловом токе; 22, 23 — выходы линии задержки, 24, 25 — подстройка фазы; 26 — опорная частота; 28 — вход линии задержки

Таблица 5.12

Тип микросхем	U _{нп} , в	Іпот, мА	U _{KOM} , B	I _{hom'} ,	Число каналов	Номер рисунка
K1106XII1	30	3	33	555	6	5.76
K1106XII2	30	3	33		8	5.77
K1106XII3	30	3	33		8	5.78
K1003KH1	12	9,5	28		4	5.79
K1003KH2	12	9,5	28		4	5.79
K1003KH3	30	18	15		4	5.80

та микросхем К1021 является БПС КР1021XA4 (рнс. 5.81), содержащая 1448 элементов — декодер для стандартных цветных телевизионных систем ПАЛ или НТСЦ, которая при совместной работе с микросхемой-декодером СЕКАМ/ПАЛ на КР1021XA3 (рис. 5.82) позволяет обрабатывать телевизионный сигнал, закодированный по стандарту НТСЦ. В комплект входит микросхема КР1021XA1 (рис. 5.83), содержащая 1041 элемент на кристалле, выполняющая функции процессора синхронизации работы всех узлов телевизионного приемника. На рис. 5.84 приведена схема совместного включения микросхем КР1021XA2 и К1021XA5 для осуществления кадро-

Тип мик роск ем	Фуикциональное назиачение	Іпот, мА	U _{BMX} , B
КР1021УР1	упчи	3570	2,2
KP1021XA1	Управление строчной разверт- кой	20	
KP1021XA2	Процессор синхропизации управления кадровой разверткой	10	3,25
KP1021XA3	Процессор СЕКАМ/ПАЛ	50100	10,3
KP1021XA4	Декодер систем ПАЛ или НТСЦ	130	8,2
K1021XA5	Схема кадровой развертки	12	4


Тип микросхем	U _{ип} , в	I _{пот} , мА	U _{BЫX} , B
K157XA1	5±10 %	3,3	<u> </u>
K157XA2	5±10 %	4	34,5*
K157XA3	9+10 %	8	3,54***
К 157УН1	12±10 %	5 (6)	2,2
К157УП1, К157УП2	12±10 %	59,5	1,6
К 157УЛ1	9±10 %	2,55,5	1,3
К 157ДА1	±15±10 %	1,6	9
К157ХП1	+15±10 %	8,5	510*4
K157XII2	15±10 %	_	11,312,7
]	1	1

^{*} По выходу АРУ.
** Чувствительность, мкВ.
*** По выходу стабилизатора.
*4 Предварительного усилителя.

 UBX, MB	∮ _{ВХ} , МГц	Примечание	Номер рисунка
10	38	$U_{\text{вых пост}} = 5,76,3$ В; $U_{\text{APY}} = 3$ 70 мВ; $!U_{\text{выклАПЧ}} \leqslant 3,5$ В	5.85
_	0,02	$U_9 = 8,610$ B; $U_{10} \le 8,9$ B; $U_4 = 4,55,6$ B; $U_5 = 34,5$ B; $U_6 = \pm 0,2\pm 1$ B; $U_7 = 6,1$ B; $U_{\alpha\alpha\gamma} = -0,5$ B	5.83
2 B		$U_{13}^{7} = 0.5$ B; $U_{13}^{1} = 11$ B; $t_{3\pi} = 4.5$ 5,3 MKc	5,84
		$U_{\text{nccr} 23 24} = 5,15,6; U_6 = 9,510,5$	5.8 2
	5	$U_3 = 4.5 \; B; \; U_r = 1.1 \; B; \; U_{BX9}^0 \leqslant 0.4; \ U_{BX9}^1 \geqslant 0.9$	5.81
	0,045	$U_{\text{ост}} \leqslant 3.0$; $K_{\text{yU}} = 36$ дВ; $U_{\text{вп}} = 10$ 40 В	5.84

Таблица 5.14

Івых, мА	κ_{yU}	К _г , %	ĺ _в , кГц
_	150350	_	25 МГц
i – l	930**	5	_
1440		_	
_ [1550	5	0,051,5
_	100165	0,2(0,3)	50
	$8 \cdot 10^3 \dots 13 \cdot 10^3$	0,2	
2,5—6	710	_	100
10*4	4,75,3	0,5	
_		_	



Pис. 5.82. Микросхема KP1021XA3:

Выводы: 1— выход обратной связи; 2—общий; 3— второй вход усилителя ограничителя; 4— первый вход усилителя ограничителя; 5—вход выбора режима опознавания и режима введения уровня «черного»; 6— вывод для подключения запоминающего конденсатора схемы опознавания ПАЛ/СЕКАМ; 7— вход сигнала удвоениой частоты поднесущей в системе НАЛ; 3—выход управления делителем частоты зрежиме ФАП; 11—вход сигналов цветности; 12—вход задержанных сигналов цветности; 12—вход задержанных сигналов цветности ПАЛ/СЕКАМ; 15—выход сигнала яркости; 16—вход высосниналов; 17—пюс 12—в; 18—питанне цепей смещения; 19—вход пьедестальных импульсов сиихроннавации; 20—частотная коррекция




Рис. 5.83. Микросхема КР1021ХА1:

Выводы: 1— выход фазового детектора: 2— вход импульса обратного хода; 3— вход опорной частоты; 4— контрольный вход повторного пуска; 5— медленный пуск; 6— вход тактовой защиты; 7— вход защиты от перенапряжения; 8— вход напряжения обратной связи; 9— плюс U_{нп} 10— опорное напряжение: 11— выход: 12— вход ограничения максимального коэффициента заполнения; 13— установка режима работы осциллятора; 14— опорное напряжение фазы реактивного сопротивления; 15— вход фазы реактивного сопротивления; 15— вход фазы реактивного сопротивления; 16— общий





Рис. 5.85. Микросхема КР1021VP1:

1—УВЧ; 2— формирователь опорного сигнала; 3— синхронный детектор видеосигнала; 4— летектор и усилитель АРУ, инвертор «черных точек»; 5— усилитель видеосигнала; 6— синхронный детектор и усилитель АПЧ; 7— инвертор «белых точек»

Выводы: 1, 16 — вход; 2, 15 — развязывающий конденсатор; 3 — подстройка АРУ; 4 — выход АРУ; 5 — выход АПЧ; 6, 14 — блокировка; 7, 10 — фазосдвигающий коитур; 11 — плюс 1;2 В; 12 — выход видеосигнала; 13 — подстройка АРУ



вой развертки. Микросхема К1021XA5 имеет мощный оконечный каскад для управления отклоняющими катушками. Многофункциональная аналоговая микросхема КР1021XA1 служит для управления мощными ключевыми схемами, питающими отклоняющие системы строчной развертки с собственной частотой генерации f_0 =14 844... 16.094 $\Gamma_{\rm H}$ и граничной частотой полосы захвата f_1 =15 625 \pm 650 $\Gamma_{\rm H}$. Усилитель промежуточной частоты КР1021УР1 (рис. 5.85) обладает чувствительностью по цепи APV \ll 100 мкВ. В состав комплекта входит усилитель К1021УН1 с выходной мощностью $P \gg 2.5$ Вт при $K_{\rm F}$ =10 %.

5.5.2. Микросхемы для радиоприемников и магнитофонов

Применение микросхем в схемах радиоприемников и магнитофонов значительно расширило номенклатуру этих изделий массового потребления. В настоящее время микросхемы применяются в портативных, переносных и автомобильных приемниках и магнитолах. На базе микросхем выпускаются устройства с высококачественным звучанием и большой функциональной насыщенностью.

В табл. 5.14 приведены электрические параметры микросхем серии К157, предназначенных для построения узлов стереофонических магнитофонов и приемоусилительных устройств. Микросхемы выполнены методом полупроводниковой технологии на основе биполяр-

Рис. 5.84. Микросхемы КР1021XA2 и К1021XA5:

L — отклоняющая система ОС-90, 29ПЦ32.
 Выводы: КР1021XА2: 1 — выход сигнала управления кадровой разверткой;
 2 — вкод сигнала обратной связи кадровой развертки;
 3 — времязадающая цепь генератора линейно изменяющегося напряжения;
 4 — коррекция селектора кадровых импульсов;
 5 — в\од видеосигнала:
 6, 7 — цепь коррекции селектора синхроимпульсов;
 8 — коррекция фазового детектора;
 9 — общий;
 10 — плюс Unii;
 11 — вычод запуска строчной развертки;
 12 — обратный ход строчной развертки;
 13 — детектор 60/50 Гц и видеосигнал;
 14 — коррекция фазового детектора;
 15 — временная цепь генератора строчной развертки;
 16 — выходной каскад строчной развертки;
 17 — строб цветовой поднесущей;
 18 — коррекция детектора совпадения,
 К1021X45.
 1 — вход сигнала управления кадровой разверткой;
 2. 4 — общий;
 3 — обратная связь;
 5 — выход;
 6 — в мадровой разверткой;
 2. 4 — общий;
 3 — обратная связь;
 5 — выход;
 6 — в мадровой разверткой;
 2 — плюс Uni

Тип микросхем	U _{вхмин} , мкв	U _{вых} , мВ	К _г , %	і́ _{вх} , МГц
K174XA2 K174XA3	20 104	$\frac{60}{2 \cdot 10^3}$	10 0,5	10-3*
K174XA6 K174XA10 K174XA12 K174XA14 K174XA19 K174YP3 K174YP8 174YP9 K174YP7 K174YP7 K174YP7	60 50 ——————————————————————————————————	160 30 — 200—300 6,0 100 45 95500 90 — 300	1,0 5 	10,7*

* Частота измерения. ** При $\mathbf{U_{BX2}}{=}\mathbf{U_{BX3}};\;\mathbf{U_{BX2}}{=}51.7\;\mathrm{MB};\;\mathbf{U_{BMX}}{=}4.8..7,2\;\mathrm{B}.$

иых транзисторов. Микросхема К157XA1 используется для построения усилителей высокой частоты (уВЧ) с возможностью преобразования сигнала в промежуточную частоту. Микросхема представляет собой дифференциальный усилитель (рис. 5.86, а) без коллекторных нагрузок. На вывод 1 поступает ВЧ сигнал, который усиливается дифференциальным усилителем. На вывод 5 подается частота гетеродина, генерпруемая внешним резонансным контуром и транзисторами микросхемы (рис. 5.86, б).

Микросхема K157XA2 предназначена для построения трактов УПЧ с АРУ. Усиление регулируется с помошью цепи ООС с выхода усилителя на вывод 4. На рис. 5.87 приведена схема включения K157XA2, которая на частоте 465 кГц имеет чувствительность 9... 30 мкВ, динамический диапазон $\Delta U_{\rm APY} \gg 120$ и $K_{\rm F}$ не более 5 %.

Микросхема К157УН1 — усилитель низкой частоты с выходным напряжением до 3 В; для подсоединения динамика требуется усилитель мощности. Схема включения микросхемы приведена на рис. 5.88.

Микросхемы Қ157УП1, Қ157УП2 — двухканальный микрофонный усилитель с двухканальным предварительным усилителем записи (рис. 5 89). Қаждый канал состоит из микрофонного усилителя 1 $\mathbf c$ коэффициентом усиления 100...160, предварительного усилителя 2 $\mathbf c$ коэффициентом усиления 19.5...28 и схемы APV с коэффициентом передачи $\mathbf K_{\pi} \! = \! 0.92...1.08$.

Микросхема K157XA3 — схема управления бесконтактным двигателем для кассетного магнитофона. Состоит из выпрямителя, ста-

билизатора, силового ключа и генератора (рис. 5.90).

Микросхема К157ДА1 — двухканальный двухполуперподный амплитудный детектор. Условное графическое обозначение приведено на рис. 5.91.

I _{нот} , мА	U _{ип} , в	Приме чанне
16 1530 16 16 13 22 7,5 12 25—60 50 0,7 30 2,5	9 15 12 9 12 12 15 6 12 9 ±6 9	$\begin{array}{l} U_{\text{вых}} = 560 \text{ мB} \\ K_{\text{VU}_1} - 1624; K_{\text{YU}_2} = 1017; K_{\text{YU}_3} = 480720; \\ K_{\text{r2}} = 1 \text{ %; } K_{\text{r3}} = 10 \text{ %; } U_{4,7} = 6,59,5 \text{ B} \\ U_{\text{вых}_2} = 130 \text{ мB} \\ U_{\text{вых}_1 \text{нч}} = 1,5 \text{ B; } K_{\text{r}_{\text{HЧ}}} = 2 \text{ %} \\ K_{\pi_{\text{дб7}}} = 3 \text{ дБ} \\ \end{array}$ $\begin{array}{l} U_{\text{АПЧ}} = 0150 \text{ мB; } U_{\text{упр}} = 1,2 \text{ B; } U_{\text{сф}} = 4 \text{ B} \\ K_{\text{осам}} = 40 \text{ дБ} \\ U_{\text{вых}_1 \text{пост}} = 7,710,4 \text{ B}^{\text{h.c.}}; \Delta U_{\text{APV}} = 60 \text{ дБ} \\ U_{11} = 130 \text{ мB; } U_5 = 4-5 \text{ B} \\ \end{array}$ $K_{\text{уU}} = 22 \text{ дБ; } K_{\text{m}} = 10 \text{ дБ} \\ K_{\text{m}} = 8 \text{ дБ; } S_{\text{пр6}} = 4,5 \text{ мA/B} \end{array}$

Микросхема К157УЛ1 — двухканальный усилитель воспроизведения (рис. 5.92) — имеет напряжение шумов по входу не более 0,3 мкВ для К157УЛ1А и 0,6 мкВ для К157УЛ1Б. Выводы 1 и 7 являются эмиттерами входных транзисторов, которые необходимо через резистор подключить к выводам 3 и 5 соответственно.

Микросхема К157XП1 — двухканальная пороговая схема с элементами управления усиления. Каждый канал состоит из предварительного и индикаторного усилителей, а также схемы APV; микросхема содержит внутренний стабилизатор. Пример включения микросхемы показан на рис. 5.93, чувствительность схемы около 850 мкВ.

Микросхема Қ157ХП2 предназначена для построения стабилизатора напряжения ключевого типа (рис. 5.94, а), содержит схему управления, делитель для установки выходного напряжения стабилизатора и ключевые элементы. На рис. 5.94, б приведена схема ключевого элемента. Вывод 6 является входом, на который подастся напряжение согласования с делителя, а выводы 8, 9 обеспечивают внешнее управление работой стабилизатора во времени.

Более сложные микросхемы позволяют создавать крупные блоки радиоаппаратуры. Например, микросхема К174ХА2 (рис. 5.95) обеспечивает усиление ВЧ-сигнала, преобразование и усиление сигнала на промежуточной частоте, а также глубокий диапазон АРУ и управление индчкатором настройки. Если к микросхеме К174ХА2 добавить микросхему К174УРЗ (рис. 5.96), осуществляющую детектирование сигиала на промежуточной частоте и предварительное усиление на низкой частоте, а также усилитель мощности, можно укомплектовать частотно-модулированный (ЧМ) радиоприемник второго и третьего класса. Параметры этих микросхем приведены в табл. 5.15. Для построения ЧМ тракта радиоприемников первого




Рис. 5.86. Микросхема К157ХА1:

а — принципиальная электрическая схема; б — схема включения




Рис. 5,87. Микросхема К157ХА2:

Выводы: 1— вход 1; 2— коррекция: 3— общий; 4— регулировка успленчя. 5— вход 2; 6, 10, 12— коррекция; 9— выход детектора, 11— плюс U_{ип}; 13— выход АРУ; 14— выход 1

и высшего классов используется микросхема К174ХА6 (рис. 5.97). состоящая из усилителя-ограничителя, синдронного демодулятора. предварительного УНЧ с электронной регулировкой усиления, узла бесшумной настройки и усилителя постоянного тока для управления индикатором настройки. Микросхема К174УР7 (5.98) — усилительограничитель промежуточной частоты ЧМ-тракта с балансиым детектором и предусилителем. Обеспечивает усиление сигнала в 103 раз на частоте 250 кГц. Для построения схем усилителей промежуточной частоты в радиоприемных устройствах со стереоканалом можточной частоты в радиоприемного частоты ча




Рис. 5.88. Микросхема К157УН1

Выводы: 1 — обратная связь; 2 — регулировка успления: 3 — вход; 4 — общий; 5, 11 — смещение; 6, 10 — коррекция; 7 — выход; 9 — плюс $\mathbf{U}_{\mathbf{И}\mathbf{I}\mathbf{I}}$

Рис. 5.89. Микросхемы K157УП1, K157УП2:


1 — микрофонный усилитель, 2 — предварительный усилитель


Выводы 1— вход предварительного усинителя записи 1; 2— выход микрофонного усилителя 1; 3— входы микрофонного усилителя 1; 4— общий 1; 5— общий 2, 7— выход микрофонного усилителя записи 2; 8— вход предварительного усилителя записи 2; 9— выход предварительного усилителя записи 2; 10— выход для APV 2; 11— плюс U_{MIT} : 12— выход для APV 1; 13— выход предварительного усилителя записи 120 годарительного усилителя записи

Рис. 5.90 Микросхема К157ХАЗ:

1 — предварительный усилитель; 2 — силовой ключ 3 — стабилизатор; 4 — генератор

Выводы. 1, 6, 8, 9, 17, 18, 20 — выходы; 2—4, 14—16, 19 — входы; 5, 7, 13, 2!—23 — корректрующие входы; 10, 11 — обратиая связь; 12 — общий; 24 — плюс $U_{\rm HI}$






но применить микросхему K174УР8 (рис. 5.99) — усилитель промежуточной частоты звука в квазипараллельном канале.

Микросхема К174УР9 содержит усилитель промежуточной частоты 1, синхронный детектор 2, систему АРУ 3, блок автоподстройки частоты 4 и видеоусилитель 5 (рис. 5.100).

Для преобразования частоты УКВ диапазона можно использо-






Рис. 5.91. Микросхема К157ДА1:

Рис. 5.92. Микросхема К157УЛ1

R — средняя точка делителя; DK—выход детектора для соединения с общей шиной

вать микросхему K174ПС1 — двойной балансный перемножитель функций (рис. 5.101). Эта микросхема содержит два канала логарифмирующего преобразования входных сигналов X и Y (рабочая частота до 100 МГц) и суммирующего обратного преобразователя Z,




Рис. 5.93. Микросхема К157ХП1:

Выводы: 1— выход предварительного усилителя 1: 2— вход индикаторного усилителя 1: 3— выход индикаторного усилителя 1: 9, 4— общий; 5— выход индикаторного усилителя 2: 6— вход индикаторного усилителя 2: 7— выход предварительного усилителя 2: 10— иенивертирующий выход APV; 11— плюс 12— инвертирующий выход APV; 13— выход опорного напряжения, 14— вход предварительного усилителя 14




Рис. 5.94. Микросхема К157ХП2:


 \pmb{a} — структурная слема: 1 — схема управления; 2 — делитель; 3 — ключевой элемент

Выводы: 4, 5 — делитель; 6 — вход напряжения делителя; 8 — внешнее прерывание; 9 — схема опорного элемента; 10 — вход внешнего стабилизируемого напряжения; 11 — выход схемы управления; 6 — ключевой элемент

Рис. 5 95. Микросхема К174XA2:

1 — УВЧ; 2 — смеситель; 3 — источник опорного напряжения; 4 — УПЧ; 5 — УПТ; 6 — фильтр

Выводы: 1, 2- влоды УВЧ; 3- коррекция УВЧ; 4-6- подключение гетеродина; 7- вылод УПТ; 10- вылод УПТ; 10- вылод УПТ; 11; 12- входы УПЧ; 13- ООСУПЧ; 14- плюс $U_{\rm ИП}$: 15, 16- выходы смесителя



позволяющего получать на выходе напряжение до 300 мВ, пропорциональное произведению напряжений входных сигналов. Схема имеет внутренний стабилизатор напряжения питания. Величины L1 и С2 выбирают в зависимости от частоты; выводы 10 и 12 могут быть соединены через резисторы с выводом 14 для увеличения кругизны преобразования.

Для декодирования стереосигналов с полярной модуляцией предназначена микросхема стереодекодера К174XA14 (рис. 5.102). Микросхема обеспечивает переходное затухание между каналами до 32 дБ, разбаланс между ними не более 3 дБ.

При разработке микросхем для ВЧ-селективных устройств оказалось удобным использовать принципы ФАПЧ. Разработка таких




Рис. 5.96. Микросхема К174УРЗ:

1- усилитель-ограничитель: 2- частотный детектор; 3- УНЧ Выподы: 1- общий. 2, 6- фазс-сдвигающие контуры; 3, 5- выходы ВЧ; 7- коррекция УНЧ; 8- выход; 9- плюс $U_{\rm HII}$; 10- выход НЧ детектора; 12, 13- входы; 14- обратная связь по напряжению




Рис. 5.97. Микросхема К174ХА6:

1— усилитель-ограничитель; 2— частотный детектор; 3— ключевые схемы; 4— детектор уровчя; 5— сгабилизатор; 6— усилитель; 7— триггер. Выводы. 1 18— фазосдви ающие контуры; 2, 17— выходы ПЧ. 3— плюс $U_{\rm HII}$: 4— вход блока детектора уровня; 5— выход на индикатор; 6— выход блока детектора уровня; 7, 8— блокировка; 9— вход ПЧ; 10— общий; 11— отключеные АПЧ; 12— RC-фильтр; 13, 15— ФНЧ; 14— выход АПЧ

K1744P7					
		D 1	7		
$\frac{g}{g}$	DK	DK H	10 4		
<u></u>	> ∞ W	$\triangleright_m^{\infty}$	13		
15	U	0V >	5 16		

Рис. 5.98. Микросхема К174УР7

микросхем является в настоящее время одним из перспективных направлений совершенствования радиоприемных устройств, что позволит уменьшить число катушек индуктивности.

Одной из микросхем, реализующих принцип ФАПЧ, является K174XA12 (рис. 5.103). Она имеет типовую структуру для микросхем этого класса. Микросхема содержит два фазовых детектора (ФД), основу которых составляет схема яналогового перемножителя. Выходиой сигнал одного из ФД пропорционален произведению входного ЧМ сигнала, поступающего на входы 12 и 13, и сигнала, поступающего с генератора, управляемого напряжением (ГУН). Второй ФД (вход 5) используется в схемах демодуляции амплитудно-модулированных (АМ) сигналов.

Генератор, управляемый напряжением, содержил схему автоколебательного мультивнбратора, эмиттеры транзнсторов которого связаны между собой через внешний времязадающий конденсатор, подключаемый к выводам 2 и 3. Изменяя номинал внешнего кондансатора от 10^9 до 10 мФ, можно устанавливать частоту собственных колебаний ГУН в диапазоне $0...10^7$ Гц. На вывод 6 подается




Рис. 5.99. Микросхема К174УР8:

Выводы: 1, 16 — вход ПЧ; 2, 15 — обратная связь; 3 — фильтр АРУ; 8, 9 — опорные контуры; 11 — плюс $U_{\rm HI}$; 12 — выход к фильтру выделения второй промежуточной частоты, 13 — общий

управляющий ток 0...10 мА для электронной подстройки частоты генератора в пределах ±30 %. Вывод 7 используется аналогичным способом для электронной регулировки полосы удержания.

Фильтр нижних частот (ФНЧ) обеспечивает необходимую полосу захвата подключением внешних элементов к выводам 14 и 15. Емкость подключаемого конденсатора (в микрофарадах) можно определить по формуле $C=26,3/\Delta f$, где Δf , Γ_{II} , — необходимая полоса захвата.




Рис. 5.100. Микросхема К174УР9:

Выводы: 1 — вход 1; 2, 17 — блокировка; 3 — задержка АРУ: 4 — выход АРУ; 5 — выход автоматической подстройки частоты (АПЧ); 7, 12 — контур АПЧ; 8, 11 — контур синкронного детектора; 10, 15 — общий; 13 — плюс ип; 14 — выход; 16 — фильтр АРУ;




Рис. 5.101. Микросхема К174ПС1:

Выводы: 1, 4, 6, 9, 14 — общий; 2, 3 — выходы ПЧ; 5 — U_{MI}; 7, 8 — входы; 10, 12 — коррекция; 11, 13 — входы




Рис. 5.102. Микросхема К174ХА14:

1 — декодор; 2 — фазовый детектор; 3 — переключатель; 4 — электронный преобразователь; 5 — делитель частоты; 6 — генератор, управляемый напря жением; 7 — усилитель; 8 — компаратор; 9 — блок стабилизации питания Выводы: 1, 6 — коррекцирующий фильтр ВЧ; 2 — коррекция усилителя В; 3 — выход В; 4 — выход А; 5 — коррекция усилителя А; 7, 8 — фильтры (50 мкс); 9, 10 — фильтры переключателя; 11 — переключатель *стерео»; 12 — корпус: 14 — контроль частоты 31, 25 кГц; 15—17 — фильтры; 18 — подстройка частоты ГУН; 19 — выход квадратора; 20—24 — фильтры НЧ; 21 — вход контроля комплексного стереосигнала; 22 — плюс Uип; 23 — баланс квадратора





Рис. 5.103. Микросхема К174XA12:

 $1- \phi$ азовый детектор; $2- \phi$ ильтр H^q ; $3-\Gamma$ УН; 4-УПТ Выводы: 1- выходы H^q (AM) 2, 3- регулировка частоты Γ УН, 6- подстройка частоты Γ УН; 6- подстройка частоты Γ УН; 7- регулировка полосы удержания; 8- общий; 9- выход Π^q (Π^q); 10- выход Π^q (Π^q); 11- Π^q Π^q (Π^q); 11- Π^q Π^q

Микросхема К174ХА12 имеет на выходе УНЧ на основе дифференциального усилителя (ДУ) и эмиттерного повторителя и может применяться в синтезаторах частот, следящих фильтрах, устройствах регулировки и управления скоростью двигателя. Подключив квари к выводам 2 и 3, можно с помощью этой микросхемы получить кварцевый генератор, выходное напряжение которого синмается с вывода 5. При этом нагрузку необходимо подключать через последовательно соединенные конденсатор емкостью 0,1 мкФ и резистор сопротивлением 1 кОм. Микросхема используется также в схемах модемов

На рис. 5.104 приведена схема включения микросхемы K174XA19 предназначенной для формирования стабилизированного управляю-



Pнс 5 104 Микросхема K174XA19:

Выводы: 1, 16 — регулировка $U_{\rm BЫXMBH}$: 2 — термокомпенсация; 3 — минус $U_{\rm H\Pi}$; 4 — вход буферного каскада; 5 — $U_{\rm BЫXHOM}$: 6 — плюс $U_{\rm H\Pi}$: 7 — эмиттер; 8 — база; 9 — коллектор; 10 — $U_{\rm Y\Pi p}$: 11, 12 — вход АПЧ; 13 — $U_{\rm BЫXMAKC}$: 14, 15 — регулировка $U_{\rm BЫXMAKC}$

щего напряжения настройки и обработки сигнала автоподстройки частоты в блоках VKB радиоприемных устройств, Z1 и Z2 — фильтры Π Ч.

Дальнейшее усовершенствование полупроводниковых микросхем повышением степени интеграции и расширением функциональных возможностей открывает перспективы изготовления в едином технологическом цикле функциональных узлов аппаратуры связи. Примером сказанного может служить микросхема К174ХА10 (рис. 5.105), представляющая собой многофункциональную схему для построения однокристального супергетеродинного радиоприемника. При относительно небольшом числе навесных элементов микросхема обеспечивает усиление ВЧ, ПЧ сигналов, преобразование частоты, демоду тяцию сигналов АМ и ЧМ, а также воспроизведение сигналов звуковой частоты в диапазоне 20 Гц...25 кГц и выходную мощность до 0,7 Вт. Еще одним примером является многофункциональная схема для УКВ блоков радиопрнемников типа К174Х415 (рис. 5.106). Она содержит усилитель высокой частоты 1, смеситель 2, буферный усилитель 3, схему АРУ 4, гетеродин 5, фильтр НЧ и стабилизаторы 7. Микросхема





Рис. 5 105. Микросхема K174XA10: $1-У\Pi Ч$; 2- стабилизатор; 3- демодулятор; 4- смеситель; 5- УНЧ; 6- УВЧ; 7- гетеродин


Выводы: 1, 2— входы УПЧ; 3, 11— общий; 4— выход смесителя; 5— вывод контура гетеродина; 6, 7— входы УВЧ; 8— выход демодулятора; 9— вход УНЧ; 12— блокировка УНЧ; 12— вход УНЧ; 13— плюс $U_{\Pi\Pi}$; 14— вход демодулятора; 15— выход УПЧ; 16— выход АПЧ и блокировка АРУ


Рис. 5.107. Схема управления работой синтезатора частот



Рнс. 5.106. Микросхема К174XA15

Выводы: 1, 16 — контуры гетеродина: 2 — вход стабилизатора; 3, 4 — входы смесителя: 5, 12 — общий; 6 — вход АРУ; 7 — коррекция цепи АРУ; 8 — контур УВЧ; 9 — коррекция УВЧ; 10 — вход УВЧ; 11 — выход АРУ; 13, 14 — выходы Π Ч; 15 — плюс U н Π








Рис. 5.108. Микросхема КР1015XK2:

а — структурная схема;
 б — командное слово

Выводы: 1 — индикация захвата; 2 — общий; 3, 4 — интегрирующие фильтры; 5 — отключение ЧФД; 6 — вход команды; 7 — синхроинзация; 8 — выход синхроинзация; 9 — вход ДПКД; 10 — плюс $U_{\rm HII}$; 11 — выход на внешний делитель; 12, 13 —

квярцевые резонаторы; 15—выход опорного усилителя; 17—выход ДПКД; 18—выход ЧФД

позволяет строить тракты высокой и промежуточной частот, работа-

ющие на частоте входного сигнала до 70 МГц.

Последние достижения в области микроэлектроники обеспечивают создание новых типов бытовой РЭА с большими функциональными возможностями. Значительно расширено влияние цифровой элементной базы, все чаще используются цифровые устройства для расширения услуг, предоставляемых потребителям [10]. Функции цифповых устройств (ЦУ), входящих в состав радноприемных устройств. в основном сводятся к определению параметров состояния узлов приемников и изменению состояний, если это необходимо, по определенной программе. Использование ЦУ в качестве центрального управляющего устройства позволяет реализовать цифровой контроль и управление фактически всеми функциями радио- и телевизионных приемников. С помощью ЦУ можно выполнять синтез частот, управление дисплеями, а также осуществлять выбор параметров: полосы пропускания, коэффициентов усиления трактов и их поддержание. На рис. 5.107 показана схема управления работой синтезатора частот (СЧ). Принцип управления заключается в том, что в цепь ФАПЧ включается цифровой делитель частоты, коэффициент деления которого меняется под действием управляющих сигналов.

Переменный делитель состоит из пересчитывающего устройства Р, двух программных счетчиков $N_s = 5$ бит и $N_p = 10$ бит и регистра RG. В исходном состоящин в счетчики записываются определенные величины. Каждый импульс Р изменяет содержимое счетчиков. Пока содержимое счетчика $N_s \neq 0$, сигнал C имеет высокий уровень и коэффициент деления N=33. При $N_s=0$ сигнал C переводит P в режим деления с N=32. Частота колебаний на выходе делителя $f_0=$ $=f_G/N=f_G/N_s+32 N_p$. Tak kak $N_s=5$, a $N_p=10$, to $N_{Make}=32767$, а N_{мия}=952. Каждому значению частоты соответствуют свои значения N_s и N_p, которые в виде 15-разрядного слова записываются в регистр. При завершении одного цикла деления (Np=0) данные из регистра перезаписываются в счетчики и цикл повторяется. Команда на перестройку частогы подается с пульта управления (клавиа-

туры).

рис. 5.108, а приведена структурная схема микросхемы КР1015ХК2, предназначенной для управления частотой настройки радиоприемников. Микросхема содержит 20-разрядные приемный Р1 и буферный Р2 регистры, 12-разрядный двоичный делитель частоты N1 с переменным коэффициентом деления от 16 до 4095 с щагом, кратным единице (ДПКД), 7-разрядный поглощающий счетчик Ns. логический блок управления (БУ), опорный генератор G, опорный делитель N2 и частотно-фазовый дискриминатор (ЧФД). Микросхемы работают следующим образом [11]. В приемный регистр с помощью клавиатуры или от управляющего контроллера подается в последовательном коде информация о коэффициенте деления. Скорость ввода информации в двоичном коде может достигать до 50 кбнт/с. Управление режимами работы микросхемы осуществляется с помощью командного слова (рис. 5 108, б). Блок управления по определенной программе путем последовательного приближения настранвает генератор на заданную частоту, после чего осуществляет автоматнческое сложение за ней. Опорный генератор сформирован на транзисторе VT1, который переводится в линейный режим с помощью внешнего резистора. Внешние подстроечные конденсаторы обеспечивают устойчивую генерацию синусоидального сигнала на основной частоте. Опорный делитель преобразует сипусоидальный сигнал в им-




Рис. 5.109. Микросхема КА1508ХЛ1:

↓ — генератор № — переключатель УКВ/СВ; 3 — ОЗУ 8×8 бит; 4 — ДПКД; 5 — сканирующий счетчик; 6 — блок управления; 7 — фазовый детектор; 8 — регистр сканирующий; 9 — входной регистр; 10 — асинхронный генератор; 11 = выходной каскад; 12 — делитель на 2

Выводы: 1 — выбор диапазонов; 3 — сброс входного регистра; 4 — синхронизация; 5 — информационный вход; 6, 28 — плюс $U_{\rm HII}$: 7, 9 — общий; 8 — выход делителя опонной частоты; 10, 11, 13, 14 — выводы мощных транзисторов; 12 15, 16 — выходы фазового детектора; 17, 18 — контуры генератора; 19 — выход ДПКД; 20 — в од внешнего генератора УКВ диапазона; 21 — вход висшнего генератора об В-диапазона; 22 — выход управления схемой внешнего ДПКД; 23 — вход/выход асинхронного генератора; 24 — блокировка взукового сигнала; 25, 26 — входы захвата станций; 27 — сканирование вверх; 29 — сканированне вниз; 30 — управление записью в память; 31 — выход линии загрежи; 32 — выход звуковой сигнализации; 33 — въод управления адресом; 34—40 — адресные входы; 41 — выход линии задержки; 42 — начальная установка; 43, 44 — счетчик-делитель на 2

пульсный и обеспечивает его деление на частотах до 10 МГц с коэффициентом деления 1024 и 2560. Частотно-фазовый дискриминатор сравнивает поступающие на его входы выходные импульсы делителей N1 и N2 и вырабатывает сигиал ошибки. Сигнал с выхода ЧФД подается на пытегратор, выполненный на п-канальном транзисторе VT1, который формирует на своем выходе постоянное напряжение, соответствующее одной из синтезируемых частот. Второй выход ЧФД обеспечивает индикацию фазовой синхронизации в кольце ФАПЧ.

В микросхеме КР1015XK3 опорный делитель имет три фиксированных коэффициента деления: K_1 =1024; K_2 =2560, K_3 =5120. Для получения коэффициентов деления K_1 и K_2 программным способом вывод 14 микросхемы присоеднияется к выводу 10, а для реализации K_3 — к выводу 2. Частота кварцевого резонатора выбирается для группы A от 12 МГц до 20 кГц, а для группы Б—от 8 МГц до 20 мГц. Микросхемы КР1015XK2 и КР1015XK3 работают от источ-




Рис. **5.110**. Синтезатор частоты приемника УКВ и СВ программ на микросхеме КА1508XЛ1

ника напряжения питания $U_{\text{н}\pi} = 5 \text{ B} + 10 \text{ }\%$ на частоте входного сигнала $f_{\text{вx}} = 6 \text{ M}\Gamma$ ц. Уровни управляющих напряжений $U_{\text{вx}}^1 \geqslant 3.2 \text{ B}$; $U_{\text{вx}}^0 \ll 0.45 \text{ B}$. Транзистор VT1 имеет напряжение сток/исток 16 В.

Микросхема KA1508XЛ1 (рис. 5.109) обеспечивает автоматический поиск и настройку на частоту радиостанции, запоминание и смену частот семи радиостанций по выбору пользователя в каждом диапазоне. Микросхема вырабатывает звуковые сигналы различното тона и длительности, оповещающие о смене днапазона рабочих частот, достижении верхней и нижией границ днапазона.

Внешние управляющие сигналы, поступающие на делитель с переменным коэффициентом деления 4 со скапирующего счетчика 5, позволяют осуществлять сканирование диапазона приема с определенным шагом в ручном или автоматическом режиме. При настройке на станцию код, определяющий коэффициент делителя, записывается в ОЗУ 3 с последующим использованием для быстрой настройки, так как нет необходимости в последовательном подборе. Регистр входной информации предназначен для использования внешнего контроллера. На рис. 5.110 показан пример использования микросхемы КА1508ХЛ1 в СЧ приемника с СВ и УКВ днапазонами [11]. Для построения СЧ требуются перестранваемые генераторы СВ и УКВ диапазонов, кварцевый резонатор и RC-фильтры. В УКВ диапазоне используется дополнительный делитель, имеющий коэффициент деления Р или Р+1 и большее быстродействие. При работе опорного генератора с частотой $f_0 = 3.6 \, \mathrm{MT_{H}}$ диапазон изменения коэффициента деления N и шаг перестройки соответствуют табл. 5.16. Микросхема КА1508ХЛ2 имеет коэффициенты деления 108. .231, 97...209, 649...797, 980...1190, а микросхема КА1508ХЛ4 — 109...232, 3820...4240, 3835... ...4870.

На рис. 5.111 приведена схема микропроцессорной системы управления радновещательным приемником. Управление предусматри-




Рис. 5.111. Структурная схема микропроцессорной системы управления работой радиоприемных устройств:

1 — демодулятор; 2 — усилитель; 3 — МП; 4 — индикатор (дисплей); 5 — тастатура; 7 — устройство синтеза цифрового сигиал; 8 — генератор импуль. сов; 9 — усилитель

Таблица 516

∮ _{Вх} , кГц	Шаг перестройки, кГд	Коэффициент делення
9/10	9/10	109232
25	100 (с внешним делителем 40/44)	764833

вает запоминание нескольких десятков каналов с индикацией номера канала на дисплее и быстрой настройкой по каналам, позволяет осуществлять поиск и запоминание каналов.

В приемнике может быть организовано дистанционное управление. Сигналы дистанционного управления подаются через демодулятор и операционный усилитель на микропроцессор. Запоминающее устройство фиксирует требуемое число слов, соответствующих числу каналов. С выхода ЗУ информация поступает на устройство синтеза цифрового сигнала. Сигнал в цифровой форме подается на генератор и формирователь импульсов. С выхода генератора напряжение через усилитель подается на варикапы цепей настройки.

5.5.3. Усилители низкой частоты

Проектирование мощных полупроводниковых интегральных УНЧ связано с решением ряда схемотехнических, конструктивных и технологических задач. Во-первых, следует разработать экономичные выходные каскады с использованием мощных интегральных структур, причем каскал должен обеспечивать малые нелинейные искажения сигнала. Во-вторых, требуется получить на одном кристалле п-р-п и р-п-р структуры с высокой допустимой плотностью тока и повышенным значением коэффициента усиления, а также инжекционные п-р-п структуры с большими значениями коэффициента усиления. Далее необходимо оптимизировать технологию изготовления микросхем с мощными выходными структурами, чтобы получить большие допустимые токи 1...2 А и малое сопротивление тела коллектора при малой площади структуры. И наконец, надо разработать конструкцию микросхемы, обеспечивающую надежную работу и исключающую эффект саморазогрева.


В настоящее время создан ряд интегральных УНЧ, которые в за-

Тип мыкросхем	U _{nn} , B	P _{BЫX} ,	К _г , %	f _н , Гн	f _в , кГц	Inor, MA
K174YH4A K174YH4B K174YH5 K174YH7 K174YH8 K174YH9A K174YH9B K174YH10A K174YH10B K174YH11 K174YH12 K174YH14 K174YH12 K174YH14 K174YH14 K174YH18 K174YH18	9 9 12 15 15 15 15 15 15 15 15 12 12 ± 15	1,4 1 2,4,5 2,4 7 7 7 7 15 5,5 6 4	2 1 2 2 1 2 0,2 0,5 1 0,5 10	30 30 30 40 40 20 20 20 20 20 20 20 	20 20 20 20 20 20 20 20 20 20 20 20 20	10 10 30 20 15 30 30 40 40 100 40 1080

висимости от типа радиоприемного устройства могут применяться в следущих вариантах: предварительный интегральный УНЧ и выходной каскад на дискретных компонентах, предварительный УНЧ и мощный интегральный УНЧ, а также мощная микросхема с достаточным коэффициентом усиления по напряжению (табл. 5.17).

Схема УНЧ К174УН7 (рис. 5.112) имеет выходную мощность 4.5 Вт. Входной каскад усилителя построен на составном р-п-р транзисторе (VT1, VT2), нагрузкой которого служит транзистор VT3. Предусилительный каскад выполнен на транзисторах VT7, VT8, VT10. С пелью уменьшения нагрузки на входной каскад траизисторы VT7 и VT8 включены по схеме с общим коллектором. Нагрузкой транзистора VT10 является генератор тока на транзисторе VT9. Мошный выходной каскад построен на транзисторах VT14, VT16, VT11, VT17 н обеспечивает выходной ток 1 А. Ток смещения выходного транзистора VT10 определяется током, проходящим через транзистор VT9, и падением напряжения, возникающим на диоде VD3. Ток смещения выходного траизистора VT17 определяется током VT13 и падением напряжения, выделяющимся на «столбике» р-п переходов (VD4, VD5, VT15). На транзисторах VT4 и VT5 выполнена цепь стабилизации рабочей точки усилителя по постоящому току. К выводу 5 подключается внешняя цепь, корректирующая частотную характеристику на высоких частотах, а к выводу 6 — цепь обратной связи, которая служит для регулировки коэффициента усиления. Усилитель обеспечивает выходную мощность до 4,5 Вт на нагрузке 4 Ом при напряжении источника питания 15 В.

Трехкаскадный интегральный УНЧ К174УН9 позволяет получать выходную мощность до 7 Вт на нагрузке 4 Ом при напряжении источника питания 18 В (рис. 5.113). Усилитель низкой частоты К174УН9 имеет встроенное устройство стабилизации тока покоя транзисторов выходного каскада, что гарантирует высокую временную






Рис. 5.112. Усилитель мощности К174УН7:

а — принципиальная электрическая схема; б — схема включения




Рис. 5.113. Усилитель мощности К174УН9




Рис. 5.114. Усилитель мощности К174УН11:

a — функциональная схема. 1 — предусилитель; 2 — УНЧ; 3 — слема защиты от перегрузки; 4 — стабилизатор; 5 — схемы защиты от короткого замыкания; 6 — основная схема включения




Рис. 5.115. Усилитель мощности К174УН10:

а— функциональная слема: 1— усилитель-регулятор ВЧ-сигнала; 2— усилитель-регулятор НЧ-сигнала; 3— слема управления уровнем ВЧ-сигнала; 4— слема управления уровнем НЧ-сигнала; 6— слема управления уровнем НЧ-сигнала; 6— слема включения, Выводы: 1, 2— влоды первого НЧ-канала; 3— выход первого канала; 4— управление НЧ; 5— выход второго канала; 6, 7— влоды второго НЧ-канала; 8— плюс $U_{\rm HII}$; 9, 16— влоды второго ВЧ-канала; 11— выход второго ВЧ-канала; 12— управление ВЧ; 13— выход первого ВЧ-канала; 14, 15— входы первого ВЧ-канала; 16— минус $U_{\rm HII}$

и температурную стабильность выходных параметров усилителя. Имеются также устройства защиты выходных транзисторов от короткого замыкания и кристалла от термоперегрузок, чем обеспечивается долговременная и высоконадежная работа микросхем. Хотя микросхема имеет внутренние схемы защиты от электрических и тепловых перегрузок, при построении конкретных УНЧ на основе микросхем К174УН9 необходимо ограничить ток нагрузки значением 1,8 А. Если

мощность, отдаваемая в нагрузку, превышает 300 мВт, микросхему следует снабдить дополнительным теплоотводом с эффективной по-

верхностью не менее 30 см2.

Развитием и продолжением ряда мощных УНЧ является микросхема К174УН11 (рис. 5.114, а), функциональная схема которой аналогична предыдущей микросхеме К174УН9. Однако за счет применения дифференциального усилителя в качестве входного каскада УНЧ, двухтактного выходного усилителя и двухполярного напряжения питания (±15 В) характеристики УНЧ значительно улучшены. Например, обеспечена выходная мощность до 15 Вт на нагрузке 4 Ом, при этом коэффициент гармоник не превышает 1 %. Микросхема К174УН11 должиа устанавливаться на теплоотводе, если мощность, отдаваемая в нагрузку, превышает 300 мВт. Эффективная поверхность пластин теплоотвода должиа быть не менее 100 см². На рис. 5.114, б показана основная схема включения УНЧ К174УН11.

Для стереофонической бытовой радиоаппаратуры выпускаются двухканальные предварительные УНЧ, к которым можно подключать оконечные усилители мощности. Микросхема К174УН10 представляет собой двухканальный усилитель с электронной регулировкой частотной характеристики (рис. 5.115). Эта микросхема предназначена для построения двухканального регулятора тембра. Она содержит четыре усилителя-регулятора. Каждый усилитель-регулятор состоит из каскодного усилителя-перемножителя, который обеспечивает электронную регулировку частотной характеристики. На выходе регулятора работают два последовательно включенных эмиттерных повторителя. Этими схемотехническими приемами обеспечено высокое (не менее 60 дБ) отношение сигнал-шум при малом (не более 0,5 %) коэффициенте гармоник.




Рис. 5.116. Усилитель мощности К174УН12




Рис. 5.117. Усилитель мощности К174VH14




Рис. 5.119. Усилитель мощности К174УН18:

1 — предварительный усилитель; 2 — управляющий каскад, 3 — усилитель тока: 4 — тепловая защита; 5 — усилитель мошности




Рис. 5.118. Усилитель мощности К174УН15




Рис. 5.120. Усилитель мощности К174УН19

Следующей (и по номеру в серии, и по месту в устройстве обработки сигнала звуковой частоты) является микросхема К174УН12 (рис. 5.116). Основу этой схемы также составляют каскодные усилители, построенные по схеме, приспособленной для компенсированных регулировок уровней громкости и баланса каналов в стерсофонической аппаратуре. С помощью этой микросхемы получено отношение сигнал-шум более 52 дБ при коэффициенте гармоник менее 0,5 %.

Усилитель мощности типа K174УН14 (рис. 5.117) имеет чувствительность 20...50 мВ, максимальное выходное напряжение $U_{\text{вмх}} = 3.6...4,6$ в и коэффициент гармоник $K_r \leqslant 0.5$ при $P_{\text{вых}} = 0.05...2,5$ Вт. На рис. 5.118 приведена основная схема включения двухканального усилителя мощности типа K174УН15, позволяющего развивать мощность $P_{\text{вых}} \gtrsim 6$ Вт на нагрузке $R_{\text{н}} = 2$ Ом и $\text{Ку}_{\text{U}} \gtrsim 100$, а двухканаль-

ный усилитель мощности К174УН18 (рис. 5.119) имеет рассогласование стереоканалов по усилению не более 1 дВ, K_{yU} =42...46 дВ, U_{m} \ll 2 мВ и обеспечивает на выходе напряжение $U_{\text{вых}}$ =2,5...4 В при $U_{\text{ил}}$ =12 В, $U_{\text{вх}}$ =20 мВ и R_{R} =4 Ом.

Усилитель мощности низкой частоты К174УН19 (рис. 5.120) работает на частоте входного сигнала от 10 Гц до 30 кГц и обеспечивает нелинейность выходного напряжения не более 0,5 % при выход-

ной мощности $P_{Bblx} = 12 \ Br$ и $K_{vll} \ge 30 \ дБ$.

В качестве микрофонных и телефонных усилителей в радиоприемной аппаратуре, а также для усиления слабых сигналов различных датчиков применяются предварительные УНЧ, имеющие значительный коэффициент усиления $(K_{yU} \geqslant 1000)$, малый коэффициент шума и хорошую линейность (табл. 5.18).

Таблица 5.18

Тил микросхем	U _{вх} , мкВ	K _{yU} ×108	K _{r'} %	U _{вх} , мкВ (U _{вых} , в)	I _{пог} , мА	U _{ип} , в
K538VH1 KP538VH3 K548VH1 K548VH3 K157VH1 K174VH13 K1400VH1	1,20,85 5 0,71,6 1,5 1,5	100 0,3 50 4 — 56 AB 5,5	0,1 0,1 5 0,4 1	Unn—3 0,5 (Unn—3) (0,6) 15 50 MB 20 MB	$ \begin{array}{r} 8 \\ 5 \\ \hline 15 \\ \hline 5 \\ \hline 24 \\ 1 \end{array} $	15 6 12 1,3±15 % 9 9

Схема предварительного УНЧ К174УНЗ (рис. 5.121) содержит двухкаскадный входной усилитель на транзисторах VT1 и VT2




Рис. 5.121. Предварительный усилитель К174УНЗ:

a — принципнальная электрическая схема; b — схема включения




Рис. 5.122. Предварительный усилитель K538УН1: a — принципиальная электрическая схема; b — схема выпочения

с внешними пагрузками и цепями смещения и двухкаскадный выходной усилитель на транзисторах VT3 и VT5. Схема предусматривает введение впешней обратной связи через транзистор VT4. Диоды VD1—VD4 служат для согласования уровия коллекторного напряжения транзистора VT3 и потенциала базы выходного транзистора по постоянному току.

Усилитель используется с большим числом навесных компонентов, определяющих его темперагурную стабильность, частотную характеристику и коэффициент усиления. При сопротивлении в цепи базы транзистора VT1 $R=1\,\mathrm{kOm}$ приведенное ко входу напряжение шумов усилителя $U_m=1,5\,\mathrm{mkB}$ в полосе частот $20\,\mathrm{kFu}$.

Улучшение шумовых характеристик усилителей путем усовершенствования технологии и оптимизации выбора режимов работы транзисторов является основной проблемой развития этого направления универсальных схем. Примером предварительного усилителя с улучшенными характеристиками может служить усилитель типа K538УH1 (рис. 5.122). Двухкаскадная схёма усилителя позволяет получить коэффициент усиления K_{иП}>105. Входной каскад построен по дифференциальной схеме (VT2 и VT4). Напряжение питания га этот каскал поступает от эмиттерного повторителя VT1. Составной эмиттерный повторитель VT8 и VT9 служит для согласования входного и выходного каскадов. Ток этого эмиттерного повторителя оп-Ределяется выходным потенциалом транзистора VT7. Транзистор VT12, активной нагрузкой которого являются транзисторы VT10 и VT11, инвертирует сигналы, поступающие с выхода составного эмиттерного повторителя. Выходной каскад, построенный на транзисторах VT13, VT15 и VT16, обладает хорошей линейностью и позволяет получить коэффициент гармоник Kr < 0,1 %. Транзистор VT14




Рис. 5.123. Микросхема К174УН13

предназначен для защиты выходного каскада от перегрузки по току. Улучшение температурной стабильности и стабильности по напряжению питания достигается введением в схему стабилизатора напряжения, построенного на обратносмещенных днодах VD2 и VD3, которые также понижают напряжение коллектор — эмиттер транзисторов входного каскада. Для улучшения частотной характеристики в схему введен корректирующий конденсагор С1. Частота единичного усиления этой микросхемы достигает $15\,\mathrm{M}\Gamma\mathrm{n}$, а приведенное ко входу в полосе частот от 0,1 до $10\,\mathrm{k}\Gamma\mathrm{n}$ напряжение шумов $U_\mathrm{m} = 1,2\,\mathrm{mkB}$ при коэффициенте усиления 500.

На рис. 5.123 показано включение микросхемы — усилителя записн с APV и предварительного усилителя воспроизведения звука типа K174УН13. Микросхема обеспечивает коэффициент нелинейных искажений выходного сигнала не более 0,4 % без цепи APV при $K_{yU}=28~{\rm дБ}$ и $U_{\rm Bx}=20~{\rm mB}$, а также усиление по цепи APV не менес 50 дБ и днапазон напряжений APV не менее 6 дБ.

Двухканальный УНЧ типа КФ174УН17 (рис. 5.124) предназначен для работы от низковольтных источников питания 1,6...6,6 В. При на грузке 40 Ом и $U_{\rm пп} = 2,1$ В он может развивать мощность до 10 мВг с $K_{\rm r} < 10$ %. Синжение выходной мощности вызывает значительнос снижение нелинейных искажений. Микросхема К1400УН1 (рис. 5.125) работает от источника питания 3...4,1 В и представляет собой УПЧ с автоматической регулировкой выходного уровия, напряжение шумов, приведенное по входу, не более 1,5 мкВ и $K_{\rm yU} > 5500$.

Двухканальный малошумящий усилитель типа K548УН1 (рис. 5.126) предназначен для работы от источника питания $U_{\pi\pi} = +12 \text{ B} \pm 10 \text{ %}$, имеет выходное напряжение до $U_{\text{вых}} = (U_{\mu\pi} - 3) \text{ B}$



KФ174YH17					
-12 C	W1	\triangleright	m1	9	
$\frac{-\delta}{\theta}$	< + U		-U >		
-13 -4	W2	\triangleright	т2	16	
			-U >	1/4	
15	< + U		OV >	ζ 5	
2,10	(OV		+U>	<u> </u>	




Рис. 5.125 Микросхема К1400УН1

Рис. 5 124. Микросхема КФ174УН17




Рис. 5.126. Микросхема К548УН1




Рис. 5.127. Микросхема К548УН3

и полосу пропускання до 20 МГц. Выпускается три типономинала микросхемы, различающиеся по напряжению шумов, приведенных по входу: 0,7; 1,0; 1,6 мкВ.

5.6. Интегральные цифро-аналоговые и аналого-цифровые преобразователи

Широкое распространение цифровых вычислителей в устройствах обработки текущих сигналов требует применения микросхем как для прямого преобразования исходной аналоговой величины в соответст-

вующий ей цифровой эквнвалент, так и для обратного преобразования выходных цифровых данных в пропорциональные аналоговые уровни. Преобразование аналоговых сигналов в цифровые осуществляется АЦП, обратное преобразование — ЦАП.

5.6.1. Цифро-аналоговые преобразователи

Все виды ЦАП можно условно разделить на две группы: с прецизнонными резистивными матрицами, безматричные ЦАП. В первой группе по способу формирования сигнала различают три типа схем: с суммированием токов, с делением напряжения, с суммированием напряжения (рис. 5.128); однако в микроэлектронном исполнении применяются структуры только первых двух типов.

Из микросхем второй группы можно назвать два типа ЦАП: с активными делителями тока и стохастические (рис. 5.129, a, б); обе группы ЦАП обладают достоинствами и недостатками, влияющими

на характеристики прибора.

Основной характеристикой ЦАП является разрешающая способность, определяемая числом разрядов N. Теоретически ЦАП, преобразующий N-разрядные двоичные коды, должен обеспечить 2^N различных значений выходного сигнала с разрешающей способностью $(2^N-1)^{-1}$. Абсолютное значение минимального выходного кванта напряжения определяется как предельным принимаемым числом 2^N-1 , так и максимальным выходным напряжением ЦАП, называемым напряжением шкалы $U_{\text{шк}}$. Так, при 12 разрядах число независимых квантов (ступенек) выходного напряжения ЦАП составляет $2^{12}-1=0.0245$ %. Выбранное с помощью опорного источника напряжение шкалы $U_{\text{шк}}=10$ В, разделениое на это число квантов, дает абсолютную разрешающую способность ЦАП: $\delta_{\text{шк}}=U_{\text{шk}}/(2-1)=10^3$ мВ/ $(2^{12}-1)=2.45$ мВ.

Отличие реального значения разрешающей способности от теоретического обусловлено погрешностями узлов и шумами ЦАП. Точность ЦАП определяется значениями абсолютной погрешности прибора, нелинейностью и дифференциальной нелинейностью. Абсолютная погрешность $\delta_{m\kappa}$ представляет отклонение значения выходного напряжения (тока) от номинального расчетного, соответствующего конечной точке характеристики преобразования (рис. 5.129, в). Абсолютная погрешность обычно измеряется в единицах младшего значащего разряда (МЗР). Нелинейность прибора δ_{π} характеризует идентичность минимальных приращений выходного сигнала во всем




Рис. 5.128. Цифро-аналоговый преобразователь с резистивными матрицами:

 $a-{\tt c}$ суммированием токов; $b-{\tt c}$ делением напряжений; $b-{\tt c}$ суммированием напряжений; $U_{\rm ST}$ — эталонное напряжение




Рис. 5.129. Безматричные цифро-аналоговые преобразователи:

a-c активными делителями токов; $\delta-$ стохастические; 1-компаратор кодов; 2-генератор случайных цифровых сигналов; 3-триггер; 4-активный делитель тока на 2; 5- цифровые вуоды; 6-аналоговый выход; 7-источник образцового напряжения; 8- тактовый сигнал; 8-передаточная характеристика ЦАП; A-линейность; B-не гинейность; C-немонотонность; D-выходной сигнал; E-прямая, соединяющая идеальные значения уровней выходного сигнала; $\delta_{\Pi \Pi \Pi}-$ погрешность полной шкалы

диапазоне преобразования и определяется как наибольшее отклопение выходного сигнала от прямой линии абсолютной точности, проведенной через нуль и точку максимального значения выходного сигнала. Значение нелинейности не должно превышать ± 0.5 единицы МЗР.

Дифференциальная нелинейность $\delta_{\pi, \pi u \varphi}$ характеризует пдентичность соседних приращений сигнала. Ее определяют как минимальную разность погрешности нелинейности двух соседних квантов в выходном сигнале. Значение дифференциальной нелинейности не должно превышать удвоенное значение погрешности нелинейности. Если значение $\delta_{\pi, \pi u \varphi}$ больше единицы МЗР, то преобразователь считается немонотонным, т. е. на его выходе выходной сигнал не может паращиваться равномерно при равномерном возрастании входного кода. Немонотонность в некоторых квантах дает уменьшение выходного сигнала при нарастании входного кода,

Из динамических параметров наиболее существенными являются время установления выходного напряжения или тока и максимальная частота преобразования. Время установления туст — интервал времени от подачи входного кода до вхождения выходного сигнала в заданные пределы. Максимальная частота преобразования f_{np0} — наибольшая частота дискретизации, при которой параметры ЦАП соответствуют заданным значениям. Работа ЦАП часто сопровождается специфическими переходными импульсами, которые представляют собой острые пики большой амплитуды в выходном сигнале, возникающие нз-за разности времен открывания и закрывания аналоговых ключей в ЦАП. Особенно выбросы проявляются, когда вместо нуля в старшем значащем разряде и единиц в младших разрядах кода поступает единица в старший значаший разряд (СЗР) и код «все нули» в МЗР. Например, если входной код 011...111 сменяется кодом 10...000, а ключ старшего ЦАП открывается позже, чем закрываются ключи младших, то приращение выходного сигнала всего на один квант может сопровождаться импульсом с амплитудой 0,5 Uпис. Дли-

Тип микро- схем	число раз- рядов, N	tyer. MKC	ô ₃₁ , %	UBBIX, B	U _{nr} , B	_{Оп} , В	P _{nor} , Br	$U_{ m BX}^1/U_{ m BX}^0$
KP572HA1 KP572HA2 K594HA1 K1108HAI	10 12 12 12	5 15 3,5 0,4	$0,10,8 \\ 0,020,1 \\ 0,02 \\ 0,02$	(510) (2) (37)	+5,4 +5; +15 -15 +5; -5; -15	10,24 10,24 10,24 10,24	0,1 0,4 0,7 0,9	3,6/0,8 2,4/0,8 2,0/0,8 2,0/0,8
Қ417ПА1	13	15	0,02*	±10	±5; 15;		0,7	2,4/0,8
Қ417ПА2	13	15	0,02*	±10	±15; 5;	10	0,7	2,4/0,8
Қ427ПА1	16	30	0,02	±10	$\pm 15,5$		0,5	2,4/0,8

^{*} Для группы Б — 0,1; для группы В — 0,3.

тельность этого пика будет соогветствовать запаздыванию смены состояния ключей.

В настоящее время в зависимости от значений параметров выделяют прецизионные и быстродействующие ЦАП. Прецизионные ЦАП имеют $\delta_{\pi} \leqslant 0.1$ %, а быстродействующие $t_{yc\tau} = 100$ ис.

В табл. 5.19 приведены технические характеристики прецизионных ЦАП. Большинство из них построено по схеме с токовыми аналоговыми ключами (рис. 5.128), однако в своем составе микросхемы не содержат суммирующий ОУ, так как выполнить на этом же кристалле ЦАП и сверхскоростной ОУ достаточно сложно. Для преобразования выходного тока ЦАП в выходное напряжение используют внешние ОУ. Микросхема К594ПА1 представляет собой 12-разрядный ЦАП параллельного двоичного входного кода в выходные уровни тока (рис. 5.130, а).

Схема ЦАП содержит три группы элементов, связанных между собой на выходе делителями тока. Каждая группа — это 4-разрядный ЦАП с суммированием токов. Выходиой ток первого ЦАП непосредственно поступает на выход прибора. Выходные токи двух других ЦАП, образующих младшие разряды, поступают на выход через делители тока 1/16 и 1/128 (резисторы R15 и R17). Масштабные резисторы R16 и R18 служат для создания цепи обратной связи внешнего ОУ. Таким приемом гарантируются малые дрейфы выходного напряжения ЦАП, поскольку резисторы матрицы токов и масштабные резисторы для внешнего ОУ изготовлены на одном кристалле. Резистор R21 служит для перевода (смещения) ОУ в режиме двухполярного выходного сигнала. Отслеживающий усилитель DA, транзистор VT и резисторы R_{at} и R_{at} образуют схему формирования опорного напряжения, задающую смещение на общую базовую шину всех источников тока. Взвешивание разрядных токов внутри схемы ЦАП, выполняемое в два приема (в эмиттерных цепях транзисторов-источников тока используются резисторные матрицы как взвещенного типа в старших разрядах (R-8R), так и лестничного типа R-2R в млад-




Рис. 5 130. Цифро-аналоговый преобразователь:

a — функциональная схема: 1 — схема формирования опорного напряжения; 2 — источники токов; 3 — токовые ключи, 4 — схема сдвига (смещения) вхедных уровней; 5 — преобразователь

Выводы 1. 2— резистор смещения; 3— токовый выход; 4. 5— резисторы обратной связи $R_{\rm OC1}$ и $R_{\rm OC2}$; 6— общий; 7—18— цифговые входы; 19, 20— плюс $U_{\rm HII}$; 21— инвертирующий вход ОУ; 22— венивертирующий вход ОУ; 23— $U_{\rm OII}$; 24— минус $U_{\rm IIII}$; 6, в— схемы включения

ших разрядах), позволило сузить в матрицах диапазон отношений номиналов резисторов от 1 до 1/4 вместо требуемого в матрицах ЦАП с прямым взвешиванием диапазона от 1 до 2048. Для поддержания постоянной плотности токов через эмиттерные переходы источников токов с двоичным взвешиванием применены транзисторы, у которых площади эмиттеров пропорциональны токам соответствующих разрядов. Это позволяет сохранить постоянным падение напряжения на эмиттерных переходах независимо от тока разряда и получить необходимую линейность.

Наличие резисторов обратной связи и резисторов сдвига уровия ОУ позволяет применять микросхему $K594\Pi A1$ в режимах однополярного и двухполярного выходных сигналов. На рис. 5.130, δ при-




Рис. 5.131. Микросхема К1108ПА1:

а — функциональная электрическая схема: І — токовые ключи; 2 — параллельный регистр, 3 — температурная компенсация; 4 — матрица R-2R; 5 — компаратурно режиме.

ратор; 6— схема включения в однополярном режиме. Выводы 1— плюс $U_{\rm HII}$; 2— мипус $U_{\rm HII}$; 3— коррекция ОУ; 4, 5— опорные напряжения; 6— общий; 7— резистор; 8— выход; 9, 10— резисторы обратной связн; 11— инвертирующий вход ОУ; 12— выход ОУ; 13 (МЗР) — 21 (СЗР) — цифровые входы

ведена схема включения ЦАП в режиме однополярного сигнала для работы с цифровыми ТТЛ сигналами. В этой схеме резистор сопротивлением $R_{19} = 10,5$ кОм включается в цепь ООС ОУ. В режиме двухполярного выходного сигнала (рис. 5.97, a) в цепь ООС ОУ включаются резисторы R19, R20 (10,5...2,5 кОм), а инвертирующий вхол ОУ через резистор R21 присоединяется к источнику опорного напряжения через переменный резистор, который необходим для компенсации первичных ошибок ЦАП. Микросхема $K594\Pi A1$ может применяться и для преобразования цифрового кода, поступающего от $KMO\Pi$ цифровых микросхем.


На рис. 5.130, в приведена схема включения преобразователя для получения однополярного выходного тока, при этом напряжение питания $U_{\rm нn}$ =5...15 В подключается к выводам 19 и 20. Входное напряжение «0» должно быть не более 0,3 $U_{\rm нn}$, а входное напряжение «1» — не менее 0,7 $U_{\rm nn}$. Для получения выходного биполярного тока необходимо вывод 1 через резистор 50 Ом подключить к источнику опорного напряжения, выбод 2 соединить с выводом 3, а выход ОУ подключить к выводу 5.

На рис. 5.131, а показана структурная схема 12-разрядного биполярного ЦАП К1108ПА1А, имеюшего время установления выхолного сигнала $t_{ycr} = 0.4$ мкс (для К1108ПА1Б $t_{ycr} = 0.7$ мкс).

Без внешнего ОУ схема имеет максимальное выходное напряжение ± 1 В. Она работает от двух источников питания $U_{\rm пл_1} = +5$ В и $U_{\rm пл_1} = -15$ В. Опорное напряжение регулируется в пределах 2,0... 10,5 В. ЦАП работает от ТТЛ-уровней, причем $U_{\rm bx}^{\rm I}$ не должно быть менее 2 В, а $U_{\rm bx}^{\rm O}$ не должно превышать 0,8 В. Значительное повышение быстродействия по сравнению с микросхемой К594ПА1 получено за счет включения на выходе ключей нормирующей схемы R-2R упрощения схемы ключей и применения новых технологических при-

Рис. 5.132. Микросхема КР572ПА1

Выводы: 1 — выход 1; 2 — выход дополняющий 2; 3 — общий; 4 (СЗР) — 13 (МЗР) — цифровые входы; 14—плос U_{ИП} 15 — опорное напряжение; 16 — ООС



емов. На рис. 5.131, 6 приведена схема включения ЦАП в режиме однополярного сигнала. На выход ЦАП (вывод 8) присоединен масштабный ОУ, в цепь ООС которого включены внутренние резисторы. При работе ЦАП в режиме двухполярного выходного напряжения необходимо подключить вывод 7 к выходу, а вывод 5—к выводу источника опорного напряжения (вывод 4), чтобы уровень $U_{вых}$ повысить до необходимого значения. Емкость $C_1 = 10...100$ пФ служит для сведения к минимуму времени установления выходного тока. Параметры ЦАП К1108ПА1, приведенные в табл. 5.19, измерены при однополярном выходном токе.

При разработке первых цифро-аналоговых КМОП-структур было обнаружено, что весьма затруднительно изготовить на подложке ЦАП источник опорного напряжения. Однако оказалось возможным использовать внешний вывод опорного напряжения для подачи на него переменных аналоговых напряжений. Если вторую функцию подать в цифровой форме на входы разрядов, то на выходе ЦАП можно получить сигнал, пропорциональный произведению аналогового и цифрового сигналов. Таким образом, разработчики получили перемножающий ЦАП (ПЦАП).

В качестве ПЦАП можно использовать и биполярные ЦАП, если у них есть внешний вход опорного напряжения, которое, однако, может быть только однополярной функцией. Если использовать двухполярный сдвинутый цифровой код, получим результат перемножения функции в двух квадраитах.

На аналоговые КМОП ключи можно подавать двухполярный сигнал, следовательно, результат перемножения на КМОП ПЦАП можно определить в любом из четырех квадрантов.

Примером ПЦАП служит микросхема К572ПА1. Этот 10-разрядный ЦАП выполнен по КМОП-технологии. Он имеет дифференциальную нелинейность не более 1 % от полной шкалы при времени t_{yer} не более 5 мкс. Схема преобразователя содержит логику управления, токовые ключи и так называемую резистивную матрицу R-2R. Для построения полной схемы преобразователя к микросхеме К572ПА1 необходимо подключить ОУ (рис. 5 132, a).

Схема включения ЦАП в режиме двухквадрантного перемножителя предусматривает подключение двухполярного источника сигиала ко входу опорного напряжения и подачу обычного 10-разрядного кода (табл. 5.20). При включении ЦАП в режиме четырехквадрант-

Уровни на цифро- вых входах 1, 2, 39, 10	Выходное напряжение	Уровни на цифро- вых входах 1. 2, 39, 10	Выходное напряжение
111—11 100—01 100—00 000—01 000—00	$(1-2^{-10}) \ U_{\text{off}} \ (1/2+2^{-10}) \ U_{\text{off}} \ -U_{\text{off}}/2 \ -(1/2-2^{-10}) \ U_{\text{off}} \ 0$	111—11 100—01 100—00 011—11 000—00	(1-2-9) Uoπ 2-9 Uoπ 0 2-9-Uoπ

ного умножения ЦАП из 10-разрядного превращается в 9-разрядный так как в этом случае старший значащий разряд рассматривается как знаковый (табл. 5.21). Напряжение сигнала, подаваемое на вход \mathbf{v}_{co} , также должно быть двухполярным.

Полупроводниковая КМОП микросхема 12-разрядного ПЦАП К572ПА2 имеет дифференциальную нелинейность не более 1 % от полной шкалы.

Функциональная схема ПЦАП типа К572ПА2 приведена на рис 5 133, а. В отличне от предыдущего ПЦАП, эта микросхема имеет возможность записи и хранения цифровых данных за счет регистров выполненных на КМОП-транзисторах и включенных между токовыми ключами и резистивной матрицей. Переключение режимов записи и




Рис. 5.133. Микросхема К572ПА2:

а — функциональная схема: 1 — резисторная матряна; 2 — регистр 2; 3 — регистр 1; 4 — схема управления токовыми ключами; 5 — схема управления регистрами.

Выводы: 2, 48 — выходы; 4 — аналоговая земля; 6 — влод управления регистра 1; 8 (СЗР) — 19 (МЗР) — цифровые входы; 20 — $U_{\rm HII}$; 21 — вход управления регистра 2; 22 — «цифровая земля»; 24 — $U_{\rm HII}$; 20 — вывод констного резистора матрицы; 38 — опорное напряжение; 47 — вывод резистора обратной связи; δ — схема построения двухквадрантного умноження

	Входы уп	равлени я
Режим работы	6	21
Запись данных в RG1, хранение предыдущих данных в RG2	1	0
Запись данных из RG1 в RG2, хранение данных в RG1	0	1
Прямое прохождение даиных через RG1 и RG2	1	1

вывода данных осуществляется сменой потенциалов на выводах 6 и 21. Подключив виешний ОУ, можно строить как двухквадрантные, так и четырехквадрантные перемножители. Режимы работы микросхемы в зависимости от сигнала на входах управления приведены в табл. 5 22.

Гибридный перемножающий 12-разрядный ЦАП типа К417ПА1 осуществляет преобразование 12-разрядного цифрового слова со знаком в выходное аналоговое напряжение в диапазоне —9,99...+9,99 В с $\delta_n < 0.01$ %. Микросхема К417ПА1 содержит выходной ОУ и стабилизатор напряжения, что значительно упрощает построение схемы ЦАП (рис. 5.134). Применение микросхемы предусматривает использование четырех источников питающих напряжений: $U_{\rm uni} = -15$ В; $U_{\rm uni} = +5$ В (+9 В) (+5 В при работе с ТТЛ схемами и +9 В при работе с КМОП схемами); $U_{\rm uni} = +12$ В; $U_{\rm uni} = +15$ В. Ток потребления микросхемы $I_{\rm not} < 44$ мА. при этом $I_{\rm not} < 24,7$ мА; $I_{\rm not} < 3,9$ мА; $I_{\rm not} < 2,1$ мА и $I_{\rm not} < 4,2$ мА. Выпускаются три типономинала мик-

	K417/1/ K417/1/		
13 0 12 1 13 2 1 1 12 1 14 +/- 15 REG 26 CLI 24 UI 20 OV	S K	+15U ×	18,23,28 25,27

Рис. 5.134. Мыкросхемы К417ПА1, К417ПА2

N72711/11						
7 K +/- 3 1 5 2	#//	R U ₀	26 25 36 31			
$ \begin{array}{c cccc} & 3 & & \\ \hline & 2 & 4 & \\ \hline & 10 & 5 & \\ \hline & 17 & 12 & \\ \end{array} $		-15U >	38,28,21 40,23 18 70			
9 13 8 14 1 RG1		#0V> 1 OV> FC>	35, 34			
RG2		<u> </u>				

K4271141

Рис. 5.135. Микросхема К427ПА1

росхем Қ417ПА1, отличающиеся напряжением смещения и нелинейностью: К417ПА1А ($U_{\text{см}} = \pm 1,22$ мВ, $\delta_{\pi} = 0,01$); К417ПВ1В ($U_{\text{см}} = \pm 4,9$ мВ, $\delta_{\pi} < 0,05$); К417ПВ1В ($U_{\text{см}} = \pm 9,7$ мВ; $\delta_{\pi} = 0,2$). Микросхема К417ПА2 в отличие от микросхемы К417ПА1 не имеет в своем составе стабилизатора и для выполнения функций требует установления внешнего опорного напряжения $U_{\text{REF1},2} = 0$

 $=\pm 10~{\rm B}$ Выводы 21, 23 — 25 не задействованы. Пятнадцатиразрядный умножающий ЦАП типа К427ПА1 выполняет операции двух и четырехквадрантного умножения в сочетании с операциями записи и хранения цифровой информации в регистрых Микросхема имеет дополнительный знаковый разряд и осуществляет преобразование кода входного апалогового сигнала в диапазоне $-10...+10~{\rm B}$ при подключении источников питания $U_{\rm н\pi}=5~{\rm B}\pm 5~{\rm f}_{.0}$ $U_{\rm ип2.3}=\pm 15\pm 0.5~{\rm f}_{.0}$. Согласование уровней входного напряжения с ТГЛ- и КМОП-схемами осуществляется подбором напряжения (рис. 5.135).

Запись и хранение цифровой информации осуществляются поличей определенных логических уровней на входы RG1 и RG2. При RG1 \cdot RG2=1 производится запись данных в регистр RG1 и хранение предыдущих данных в регистре RG2; при RG1 \cdot RG2=1 осуществ инфоток запись данных в RG1; при RG1 \cdot RG2=1 происходит прямое прохождение данных через RG1


и RG2.

Микросхема К1118ПА1 (рис. 5.136) представляет собой 8-разрядный скоростной ЦАП предназначенный для работы с цифровыми микросхемами (табл. 5.23) ЭСЛ. Принципиальное синжение вре

Таблица 523

Тип микросхем	N	t _{уст} , нс	δ,η, %	U _{вых} , В (І _{вых} мА)	U _{пп} , В	U _{on} , B	P _{HOT} Br
Қ1118ПЛ1 Қ1118ПЛ2 Қ1118ПЛ3 Қ1118ПЛ4	8 10 8 10	20 50 10 30	0,19 0,05 0,19 0,1	$ \begin{array}{c c} (51) \\ -1,0 \\ (20) \\ -1,024 \end{array} $	-5,2 5; -5 +5; -5,2 -5	$\begin{vmatrix} +10 \\ -1 \\ 1,21,3 \end{vmatrix}$	0.5 0,0 0,5 0,8

мени установления t_{507} обусловлено малым перепадом уровней ЭСЛ а также переходом от комбинированной матрицы резисторов с многоэмиттерными транзисторами — источниками токов к предизнонной 8-разрядной матрице токов. На рис. 5.137 приведена основная схема включения микросхемы К118ПА1 на согласованный тракт с волновым



сопротивлением 50 Ом с микросхемами ЭСЛ серий К500 и К1800. Установку номинального значения выходного тока в конечной точке шкалы производят изменением опорного напряжения (на рис. 5.137 дана схема подключения ЦАП К1118ПА1 к магистрали микропроцессорного комплекта К1800).

0)

ного напряжения).

14 — выход, дополняющий; 16 — общий;

основная схема включения

зуемый;

На рис. 5.138 приведено условное графическое обозначение 10разрядного ЦАП типа К1118ПА2, работающего с цифровыми сигналамн уровней ТТЛ н ЭСЛ. Для работы с уровнями ТТЛ необходимо подключить выводы 5, 6, 8, 10 к общей шине, а в режиме с уровнями ЭСЛ дополнительно заземлить вывод 9. Напряжение опорного источника $U_{\text{REF}} = 1,024$, а источников питания $U_{\text{un2}} = -5$ В, $U_{\text{un1}} =$ =+5 B.

Мнкросхема преобразует цифровые сигналы в прямом и допол-

15 --- выход




Рис. 5.137. Схема подключения ЦАП К1118ПА1 к МП:

1—шина данных; 2—триггеры хранящего регистра (К500ТМІЗ1); 3— ЦАП; 4— источник опорного напряжения; 5—дешифратор адреса (К500ИД161); 6—шина адресов; 7—системный синхросигнал




Рис. 5 138. Микросхема К1118ПА2

нительном кодах, может осуществлять преобразование сигналов из прямого в дополнительный код. Для управления режимами работы микросхемы служат выводы L, H, 2C. Управление режимом микросхемы в зависимости от состояния управляющих входов приведено в табл. 5.24. Вывод С — тактовый вход микросхемы, G — вход стробирования выходного регистра.

Таблина 524

Состояние входов			іже	Состояние вуздов				1ие			
G	Н	L	2C	D1, D2,,	Состояние выхода	G	Н	L	2C	D1. D2, D10	Состояние выход н
1	0	0	1	0 00 1 11 0 00 1 11	0 -1,0 -1,0 0	1 1 1	1 1 0 X	1 0 1	0 X X	1 0 0 01 1 XX X XX X	$\begin{bmatrix} -1.0 \\ 0 \\ -1.0 \\ 0 \\ 0 \end{bmatrix}$
	0	0	0	$\begin{array}{ccc} 1 & 0 \dots 0 \\ 0 & 1 \dots 1 \end{array}$	$\begin{bmatrix} 0 \\ -1, 0 \end{bmatrix}$	0	A	X	X	XXX	

5.6.2. Аналого-цифровые преобразователи

Основными характеристиками АЦП являются: разрешающая способность, точность и быстродействие. Разрешающая способность определяется разрядностью и максимальным диапазоном входного ана-




Рис. 5.139 Типы АЦП:

 $m{a}$ — следящий; $m{b}$ — развертывающий; $m{b}$ — поразрядного уравновешивання; $m{1}$ — реверсивный счетчик; $m{2}$ — счетчик; $m{3}$ — триггер; $m{4}$ — схема управления; $m{5}$ — запоминающий регистр

логового напряжения (полной шкалой), точность — абсолютной погрешностью полной шкалы $\delta_{\pi,m}$, нелинейностью и дифференциальной нелинейностью $\delta_{\pi,\mu q}$. Быстродействие АЦП характеризуется временем преобразования $t_{\rm up5}$, т. е. интервалом времени от момента заданного изменения сигнала на входе до появления на выходе установнышегося кода.

По структуре построения АЦП делятся на два типа: с применением ЦАП и без них. К первому типу относятся АЦП, структурные схемы которых привезены на рис. 5.139. В настоящее время в интегральном исполнении реализованы АЦП развертывающего типа (рис. 139, б). Развертывающий АЦП переводит аналоговый сигнал в цифровой последовательно, начиная с младшего значащего разряда до цифрового кода на выходе, соответствующего уровню входного ана-




Рис. 5.140. АПП последовательного счета:

а — функциональная схема. 1 — ЦАП; 2 — счетчик с логическим управление т Выводы: 1 — аналоговый вход; 2 — цифровой параллельный выход; 3 — пуск; 4 — сброс; 5 — тактовые нипульсы; 6 — сигнал «Стоп»; б — временная диаграмма




Рис. 5.141. Микросхема КР572ПВ1:

a — функциональная схема; b — схема включення

Выводы: 1 — цифровой последовательный вход; 2 — вход управления выходами старших разрядов; 3 — $U_{\rm HIII}$ 4 (C3P) — 15 (М3P) — цифровые входы (ві ходы); 16— вход управления входами-выходами младших разрядов; 17— вход управления режимом ЦАП-АЦП; 22— выход «Цикл»; 23— вход сравнени; 24, 25— выходы тактовых импульсов; 26— вход «Конец преобразования»; 27— вход «Запуск»; 28— вход «Цикл»; 29— стробирование ЦАП; 30— «циф ровая земля»; 31 — конечный вывод матрицы R 2R; 32 — общий вывод резисторов RI и R2; 40, 41 — выводы резисторов RI и R2; 42 — опорное напряжение; 43, 44 — аналоговые входы I, 2; 45 — общий вывод резисторов аналоговы: входов; 46, 47 — аналоговые выходы I, 2; 48 — «аналоговая земля»

логового напряжения АЦП. К этому типу можно отнести АЦП по-

следовательного приближения со счетчиком.

На рис. 5.140 дана упрощенная схема АЦП последовательного счета. На многоразрядный счетчик поступает тактовая частота от генератора, который запускается в момент выборки входного аналогового сигнала. Выход счетчика управляет схемой ЦАП вырабатывающей ступенчато нарастающее напряжение. В момент когда выходное напряжение схемы ЦАП станет равным входному, компаратор переключится и остановит счетчик, содержание которого будет соответствовать входному аналоговому сигналу. Время преобр. зования здесь наибольшее $T_{np} = \tau 2^N$, где τ — время элементарной ст пени; N — число разрядов. Большая потребность в АЦП этого тип послужила причиной разработки специализированной микросхем КР572ПВ1 (рис. 5.141, а), представляющей собой ЦАП со схемой управления и логическим устройством. При подключении компарато ра микросхема КР572ПВ1 может выполнять функции АНП последовательного приближения с параллельным двончным кодом на выходах (рис. 5.141, б). Наличие схем входной и выходной логики обеспечнвает побайтовый вывод и ввод цифровой информации для согласования с 8-разрядной шиной данных микропроцессоров МП (табл 5.25).

	Информацион-	Входь	и управл	Вход	
Режим работы микросхемы	но-цифровые выходы	CP	MP	P	стробиро- вания ЦАП
Преобразование аналог- цифра	112 14 512 Разомкнуты	1 1 0	1 0 1	0 0 0	1
Преобразование цифра- аналог	112 14 512	1 0 1	1 1 0	1 1 1	1
Хранение в регистре ЦАП	X	X	X	X	0

Примечание. Х — состояние безразлично.

С целью уменьшения числа вспомогательных элементов разработан функционально законченный, совместный с микропроцессорами. работающими с ТТЛ-уровнями, АЦП последовательного приближеиня К1113ПВ1. АЦП имеет внутренний источник опорного напряжения, тактовый генератор и компаратор напряжения. Для включения АЦП требуютел источники питания и формирователь преобразования. Схема построения АЦП приведена на рис. 5.142. Микросхема имеет выходные устройства с тремя устойчивыми состояниями, что упрощает его сопряжение с шиной данных микропроцессора. Несколько АЦП могут обслуживать один микропроцессор, и наборот. Режим работы микросхемы в микропроцессорной системе определяется управляющими импульсами от микропроцессора. При поступлении на вход «Гашение и преобразование» микросхемы К1113ПВ1 уровня лог. 0 АЦП начинает преобразование входной информации. Через время, необходимое для преобразования, на выходе АЦП «Готовность данных» появляется сигнал с уровнем лог. 1, запрашивающий вывод данных с АЦП на шину данных системы. Приняв данные в системную магнстраль, МП устанавливает на входе «Гашение и преобразование» АЦП уровень лог. 1, который «гасит» информацию, содержащуюся регистре последовательного приближения, и АЦП снова готов к прнему и обработке входных данных. Аналого-цифровой преобразователь может обрабатывать входную информацию в виде однополярного аналогового напряжения до 10, 24 В и двухполярного ±5,12 В. При включении АЦП в двухполярном режиме вывод 15 (управление сдвигом нуля) должен быть открыт, а в однополярном режиме его необходимо соединить с выводом «цифровая земля». Микросхема К1113ПВ1 допускает предварительную установку напряжения смещения нуля. В завнсимости от точности регулирования и диапазона необходимой шкалы входного напряжения применяются различные варианты схем регулирования напряжения смещения. Так, при максимальном диапазоне входного сигнала Uвх = 10,24 В регули-




Рис. 5.142. Микросхема К1113ПВ1:

a — функциональная схема: 1 — ЦАП; 2 — регистр последовательного приближения (РПП); 3 — буферный усилитель; 4 — компаратор; 5 — схема управления сдвигом нуля; 6 — генератор; 7 — источник опорвого напряжения; 8 — делитель; 9 — схема формирования сигнала «Готовность данных»; 10 — схема управления преобразованием и выводом данных; δ — схема включения Выводы: 1 (9-й разряд) — 9 (СЗР) — цифровые выходы; 10 — плюс $U_{\rm HI}$; 11 — вход управления выводом и вводом данных; 12 — минус $U_{\rm HI}$; 13 — аналоговый вход; 14 — «аналоговая земля»; 15 — управление сдвигом гуля; 16 — «цифровая земля»; 17 — выход готовности данных; 18 — МЗР

ровка напряжения смещения проводят переменным резистором 100 ... 200 Ом, подключенным между источником сигнала и аналоговым входом 13, а для достижения точности $\pm 1/2$ единицы M3P — переменным резистором 5... 50 Ом, подключенным с вывода 14 («аналого-

вая земля») на «корпус».

Еще одним примером законченного АЦП последовательного приближения может служить 10-разрядный быстродействующий АЦП К1108ПВ1 (рис. 5.143), работающий совместно с цифровой микро схемой ТТЛ и имеющий время преобразования не более 0,9 мкс (табл. 5.26). Схема АЦП включает ЦАП, источник опорного напряжения, тактовый генератор, регисто последовательного приближения и выходной регистр на три состояния с хранением информации в течение последующего цикла преобразования. Микросхема К1108ПВ1 предусматривает работу в 10- и 8-разрядных режимах. Время преоб разования аналоговой информации в 8-разрядный код не болес 0,5 мкс. Десятиразрядный режим устанавливается подключением вывода 13 (укороченный цикл) к выводу 14 («цифровая земля»), при 8-разрядном режиме вывод 13 соединяется с выводом 12. Микросхема предусматривает работу в режимах с внутренним и внешним источниками опорного напряжения. При работе с внутренним источником опорного напряжения необходимо вывод 19 через резистор 1 кОч подключить на «корпус». Внешнее опорное напряжение может быть подано на вывод 18, при этом вывод 19 подключается к корпусу через кондепсатор 0,47 мкФ.




Рис. 5.143. Микросхема К1108ПВ1:

Выводы 1 (СЗР) — 10 (МЗР) — цифровые выходы; 11 — готовность данных; 12, 15 — плюс $U_{\rm HII}$; 16 — частотная компенсация, 13 — управление разрядностью выходных данных; 14 — «гифровая земля»; 17 — аналоговый вход; 18 — бпорное напряжение; 19 — компенсация схемы опорного напряжения; 20 — фаналоговая земля»; 21 — плюс $U_{\rm HII}$; 22 — вход запуска; 23 — вход внешних тактовых импульсов; 24 — вход разрешення считывания.

Работа микросхемы во времени определяется тактовыми импульсами. При работе с внутренним тактированием вывод 23 (тактовый вход) необходимо через конденсатор емкостью 25 пФ подключить к корпусу. При внешнем тактировании на этот вывод подаются тактовые импульсы системы (уровень ЭСЛ). Выборка АЦП производится по фронту тактового импульса и длится 12 пернодов. Преобразование информации заканчивается выдачей сигнала АЦП в систему о готовности данных (уровень лог. 0 на выводе «Готовность данных»). Вывод информации из АЦП на шниу данных осуществлятого по сигналу лог. 0, поступающего на вывод 24 «Разрешение считывания» от МП. Напряжение 2,4 В, поданное на вывод 24, переводит выходной регистр в состояние высокого импеданса.

Микросхема Қ572ПВ4 представляет собой многоканальную аналого-цифровую систему сбора данных, в состав которой входят: аналоговый мультиплексор (коммутатор), выполняющий последовательное переключение восьми аналоговых каналов; АЦП; статическое ОЗУ емкостью 8×8 бит для хранения результатов преобразования по каждому из каналов; буферные схемы, обеспечивающие согласование с 8-разрядной шиной данных микропроцессорной системы; схема

Тип микросхем	N	⁸ л днф, % (МЗР)	t _{прб} , мкс	U _{ип} , в	U _{оп} , В	U _{вх} , В	U _{вых} / U _{вых} 1 _{вых} , мА	Inor, MA
Қ572ПВ1А Қ572ПВ1Б Қ572ПВ1В	12 12 12	0,0488 0,0976 0,1953	170 170 170	5±5 %; 15±1 %	±15	10	2,3/0,3	;
ҚР57 2ПВ2	3,5	(±1±5)	_	±5±5 %	0,13	土2,0	(010)	1,8
Қ1113ПВ1А Қ1113ПВ1Б Қ1113ПВ1В	10 10 10	(1) (2) (3/4)	30 30 30	5±5 %; -15±5 %	±10	10,24	2,4/0,4	200
Қ 572ПВ4	8	(0,5)	32	ъ	0±2,5	2,5	4,2/0,4	,
KР572ПВ5	3,5	(±1)	_	<u>+</u> 5		±2,0	(010)	1,3

последовательного управления каналами коммутатора, фиксации адреса, записи в ОЗУ по сигналу WR и считывания по сигналу RD. Микросхема работает в однополярном и двуполярном режимах. Режим устанавливается подбором опорных напряжений: при $U_{\text{сп}1} = +2.5$ B; $U_{\text{on2}} = 0$ B, $U_{\text{sx}} = +2.5...0$ B; при $U_{\text{on1}} = 0$, $U_{\text{on2}} = -2.5$ B; $U_{\text{bx}} = 0...-2.5$ B; при $U_{\text{on1}} = +1.25$ B, $U_{\text{on2}} = -1.25$ B, $U_{\text{bx}} = \pm 1.5$ B. В случае двуполярного режима старший разряд становится зна-ковым. Частота следования входных тактовых импульсов 2,5 МГц




Рис. 5.144. Система сбора данных $KP572\Pi B 1$: a -структурная схема; 6 -временные диаграммы




Рис. 5.145. АЦП двойного интегрирования:

а — функциональная схема 1 — ключ; 2 — пороговая схема; 3 — логическое устройство; 4 — делитель; 5 — генератор; 6 — эпюры напряжений

обеспечивает время преобразования не более 32 мкс на канал. На рис. 5.144 σ приведены временные диаграммы работы микросхемы, $\dot{t}_{1} \gg 250$ ис; $\dot{t}_{2} \gg 20$ ис; $\dot{t}_{3} \gg 500$ ис; $\dot{t}_{4} = 8$ тактов, $\dot{t}_{5} = 80$ тактов.

Выбор каналов коммутатора осуществляется по выводам A0—A2 (17—19), при этом значению 0 (000) соответствует выбор первого канала, а значению 7 (111) — выбор восьмого канала. Одновременно с выбором канала устанавливается адрес ячейки ОЗУ, куда будет поступать информация код рования в двоичном коде. Прн считывании данных ОЗУ на шину системы на вход СS подается низкил логический уровень. Назначение выводов микросхемы КР572ПВ4

приведено на рис. 5.144, б.

К схемам АЦП без применения ЦАП относятся АЦП двойного интегрирования и параллельного действия. Способ двойного интегрирования позволяет хорошо подавлять сетевые помехи; кроме того. для построения схемы АЦП не требуются ЦАП с высокоточными резистивными матрицами. Функциональная схема АЦП двойного интегрирования показана на рис. 5.145 и напоминает схему АЦП последовательного счета, в которой вместо ЦАП применен ингегратор. Счетчик запускается от генератора в момент поступления на интегратор входного сигнала $U_{\rm BX}$, из которого за время интеграции делается выборка. За время выборки напряжение на выходе интегратора ${
m U_{\scriptscriptstyle BMX\,H}}$ увеличивается. В момент ${
m t_{\scriptscriptstyle H}}$ прямая интеграция заканчивается, входной сигнал от интегратора отключается и к его суммирующей точке подключается эталонный резистор. От времени t_n до моментов t_1-t_3 продолжается разряд интегратора (обратная, вторая интеграция) с постоянной скоростью. Интервалы времени от tn до нулевых отметок (t₁--t₃) пропорциональны уровию входного сигнала. Существенным преимуществом преобразователя является простота компенсации наводок сети промышленного питания. Примером микросхемы, предназначенной для построения АЦП двойного интегрирования, может служить БИС АЦП КР572ПВ2. включающая аналоговые КМОП-схемы компаратора и ОУ, а также цифровые схемы. На рис. 5.146 приведена основная схема включения этого АЦП.




Рис. 5.146. Микросхема КР572ПВ2:

I — плюс U_{ип}; цифровые выходы младшей цифры dl, cl, bl, al, ft, gl, el соответственно; 9-14 — инфровые выходы dl0, cl0, bl0, al0, fl0, el0; 15-18 цифровые выходы d100, b100, f100, 19—20 — цифровые выходы bc1000, g1000; 21 - общий; 22-24 цифровые выходы g100, a100, c100; 25 — g10; 26 — минус U_{ип}; 27 конденсатор интегратора; 28 - резистор интегратора: 29 - конденсатор автокоррекции; 30 -- аналовуод 1; 31 — аналоговый вуод 2; 32 — анал 33, 34 — опорные 32 — аналоговый выход; конденсаторы; 35, 36 — опорные напряжения; 37 контрольный вход; 38 — конденсатор генератора; 39 — резистор генератора; 40 — вход генератора




Рис. 5.147. Микросхема К1107ПВ1: 1—схема 2И—НЕ: 2— дешифратор; 3—буферный регистр; 4—компараторы

Выводы: 45 (СЗР), 46, 47, 1—3 (МЗР) — цифровые выходы; 5, 43— общий; 4— вход тактовых импульсов; 10, 13, 15— вход АЦП; 9— минус $U_{\rm OII}$; 12— средняя точка делителя; 16— плюс $U_{\rm OII}$; 44, 48— выводы управления выходным кодом

При подключении трех внешних резисторов и пяти конденсаторов БИС КР572ПВ2 выполняет функцию АЦП, работающего по принципу двойного интегрирования с автоматической коррекцией нулм и автоматическим определением полярности входного сигнала. Таким образом, эта микросхема представляет собой электронную часть цифрового вольтметра. Шкалы измеряемого входного сигнала: до ±1,999 В и до ±199,9 мВ. Цифровая информация на выходе АЦП представляется в семнсегментном коде. Цифровой отсчет производится на 3,5-декадиом индикаторе. В табл. 5.27 приведены значения номиналов навесных элементов микросхем КР572ПВ2 для $f_{\text{так}}$ — = 50 кГц. При необходимости использовать другое значение $f_{\text{так}}$ номинал С5 можно определить по формуле C_5 = 0,45/ $f_{\text{так}}$ Т,я повышения стабильности тактовой частоты может быть использован квар-

	Номиналы элементов				
Элемент коррекции	при U _{оп} =100 мВ	лри U _{он} =1 В			
С2, мкФ С4, мкФ R1, кОм	0,47 1,0 47	0,047 0,1 470			

Примечание. Допуск номиналов ±5 %.

цевый резонатор, подключаемый между выводами 39 и 40, при этом элементы С5 и R3 не используют. При работе от внешнего генератора тактовые импульсы подают на вывод 40, а выводы 38 и 39 не

используют.

Интегрирующий АЦП на 3,5 декады типа КР572ПВ5 включает семисегментный декодер, стабилизатор и генератор и предназначен для работы с жидкокристаллическим индикатором. Микросхема выполнена по КМОП-технологии и имеет входные токи $I_{\text{вx}} < 10$ пА, точность автоматической коррекции нуля не хуже 10 мкВ и дрейф иуля 1 мкВ/°С, низкое напряжение шумов на входе < 15 мкВ. Внутрений стабилизатор позволяет уменьшить число источников питания от двух ($U_{\text{виц}} = +5$ В и $U_{\text{вид}} = -5$ В).

Начальная установка нуля осуществляется подбором напряжения по выводу 36. В остальном разводка и схема подключения полностью

совпадает с цоколевкой микросхемы КР572ПВ2.

Все описачные выше типы АЦП, обладая высокой точностью, имеют быстродействие не лучше 1 мкс/слово, поскольку используются те или иные последовательные методы преобразования. Достичь максимального быстродействия можно, если применить параллельный

метод преобразования.

Микросхема К1107ПВ1 (рис. 5.147) — 6-разрядный АЦП параллельного действия. Она содержит 63 компаратора (26—1) и схему дешифратора. Микросхема позволяет преобразовать входной аналоговый в двоичный прямой, двоичный обратный, прямой дополняющий и обратный дополняющий коды. Время преобразования не превышает 0,1 мкс (табл. 5.28).

Таблица 5.28

Тип Микросхем	N	t _{пр} , нс	δ _H , % (M3P)	U _B ¢, B	f _{BX} , MFu	Уровень сиг- нала на вы- ходе	U _{ип} , В	О _{ОП} , В	Puor, Br
K1107ПВ1 K1107ПВ2 K1107ПВ3 K1107ПВ4	6 8 6 8	100 100 20 30	0,78 0,3 0,19 0,38	$ \begin{array}{c c} 02 \\ 02 \\ \pm 2,5 \\ \pm 2,5 \end{array} $	7 7 4 4	1ТЛ ТГЛ ЭСВ ЭСЛ	+5; -6 +5; -6 +5; -5,2 +5: -5,2	$ \begin{array}{r} -2 \\ -2 \\ \pm 2,5 \\ \pm 2,5 \end{array} $	1 2.5 0.5 2,5

УВКІ	увк2	Тип выходного кода	увкі	УВҚ2	Тип выходного кода
0	0	Двоичный обрат-	1	0	Дополняющий об-
0	1	ный Дополняющий прямой	1	1	ратный Двончный прямой

Микросхема К1107ПВ2 (рис. 5.148) — 8-разрядный АЦП параллельного действия с временем преобразования не более 0,1 мкс. Микросхема обладает достаточным быстродействием и не требует внешией схемы выборки и хранения. Она может применяться для преобразования видеосигналов в один из потенциальных кодов: двоичный прямой или обратный, дополняющий прямой или обратный. Тип выходного кода задается по выводам управления выходными кодами УВК1 (41) и УВК2 (36) в соответствии с табл. 5.29. Выходной кол может задаваться как цифровыми сигналами с уровнями ТТЛ, так и постоянным уровнем, для чего выводы можно подсоединить к $U_{
m uq}$ (лог. 1), или к общей шине (лог. 0), на рис. 5.148, б показана временная диаграмма работы микросхемы К1107ПВ2. Работой микросхемы управляет тактовый сигнал, поступающий на вывод 30. По фронту тактового импульса инициируется выборка аналогового сигнала с задержкой 10...15 нс, а по срезу — кодирование. Результат кодирования по фронту следующего тактового импульса записывает-





Рис. 5.148. Микросхема К1107ПВ2:

а - схома включения

Выволы: $11-\mathbf{U_{ORI}};$ 13, 15, 16, 18, 20- входы; 14, 19- «аналоговая земля»; 17- корректировка нелинейности; $22-\mathbf{U_{ORI}};$ 28, 43- плюс $\mathbf{U_{HI}};$ 29, 42- «цифровая земля»; 30- тактовый импульс; 32 (МЗР) — 35, 37-40 (СЗР) — цифровые выходы; 36, 41- управление выходным кодом; 47-50- минус $\mathbf{U_{HII}};$ 6- временная диаграмма работы АЦП

Рис. 5.149. Микросхема К1107ПВ3:

Выводы: I — «аналоговая земля»; 2 — плюс U_{OII1} ; 3 — аналоговый в\0,0; 4 — плюс U_{OII2} ; 5 — контроль гистерезиса компаратороа; 6 — вход стробирования; 7 — плюс U_{BII} ; 8 — минус U_{BII} ; 9 (СЗР) — 14 (МЗР) — цифровые выходы; 15 — вывод переполнения; 16 — «цифровая земля»



ся в выходной регистр. Задержка выходного регистра не превышает 50 нс. Это дает возможность тем же фронтом импульса инициировать следующую выборку. Таким образом, в момент времени, когда на выходе АЦП появляется результат N-й выборки, на входе производится (N+2)-я выборка. Регулировка папряжения смещения нуля на входе микросхемы п погрешности преобразования осуществляется изменением опорных напряжений $U_{\rm onl}$ и $U_{\rm on2}$ в пределах $\pm 0,1$ В, а коррекция нелинейности — подключением вывода 17 к источнику опорного напряжения $U_{\rm on1}$ или $U_{\rm on2}$ в зависимости от знака нелинейности.

Для преобразования быстро изменяющихся аналоговых сигналов в двои ный прямой код с ЭСЛ-уровнями разработана микросхема К1107ПВЗ (рис. 5.149), представляющая собой 6-разрядный АЦП параллельного действия с временем преобразования 20 нс. Преобразователь имеет цифровой выход переполнения, позволяющий увеличивать разрядность до 7, а также наращивать разрядность парал-

лельным соединением преобразователей.

Микросхема К1107ПВ4 представляет 8-разрядный АЦП параллельного типа с ЭСЛ-выходом. Микросхема преобразовывает входное напряжение в днапазоне ±2,5 В в параллельный двоичный прямой код и содержит разряд переполнения, фиксирующий превышение входным аналоговым сигналом предусмотренного диапазоиа. При этом на выходе переполнения (вывод 10) появляется напряжение высокого уровня, а на остальных цифровых выходах — напряжение низкого уровня. Работой преобразователя управляет тактовый сигнал по выводу 47. В АЦП имеется регистр, хранящий текущую информацию. Во время выборки в регистр записывается новая информация, а предыдущая ие сохраняется. Период, в течение которого выходной код не определен, равен длительности режима выборки, но по времени смещен относительно начала выборки.

Вывод 61 микросхемы К1107ПВ4 служит для управления гистерезисом компараторов путем подключения внешнего напряжения 0...2 В для повышения стабильности на высокой частоте. На низкой частоте вывод 61 остается незадействованным. Типовая схема включения преобразователя приведена на рис. 5.150, а. Цифровые выходы преобразователя подключаются к внешнему источнику напряжения—2 В через резисторы 100 Ом. Калибровка микросхемы производится регулировкой опорных напряжений $U_{\text{REF1}}, U_{\text{REF2}}, U_{\text{REF1}/4}, U_{\text{REF1}/2}$




Рис. 5.150. Микросхема К1107ПВ4:

а - схема включения; б - схема регулировки опорных напряжений

и $U_{REF3/4}$ (рис. 5.150, б). При использовании АЦП следует учесть, что выводы «цифровая земля» и «аналоговая земля» должны быть соединены только в одной точке на зажиме источника питания.

Особым видом высокоточных АЦП можно считать микросхемы, генерирующие на своем выходе последовательность импульсов, частота которых пропорциональна току или напряжению входного аналогового сигнала. Эти микросхемы часто называют преобразователями напряжение — частота. Мнкросхема КР110ВПП1 преобразует положительные и отрицательные уровни напряжения ±10 В в импульсы прямоугольной формы с калиброванной длительностью, а также

служит для преобразования частоты в напряжение.

На рис. 5.151, а приведена схема преобразователя положительного напряжения 0...10 В в частоту от 0 Гц до 10 кГц. При этом крутизна преобразования равна 1 кГц/В (т. е. каждый выходной импульс соответствует приращению входного напряжения на 1 мВ), а нелинейность преобразования менее 10-8. Крутизна преобразования и длительность выходиых импульсов определяются номиналами резисторов R1 (34 кОм), R2 (560 Ом) и конденсаторов C1 (10 000 пФ), С2 (36 000 пФ). При построении преобразователя отрицательного напряжения 0...10 В в частоту 0...10 кГц вход положительного напряжения заземляется, а входной сигнал отрицательной полярности подается на инвертирующий вход 14. На рис. 5.151, б приведен пример построения преобразователя последовательности импульсов с частотой 0...10 кГц в положительное выходное напряжение 0...10 В. При этом используются следующие номиналы компонент; $C_1 = 20 \text{ п}\Phi$. $C_2 =$ КР1108ПП1 может генерировать и преобразовывать в напряжение последовательности импульсов с частотой до 500 кГц. Микросхема имеет следующие предельные значения допустимых электрических па-




Рис. 5.151. Микросхема КР1108ПП1

 а — преобразователь напряжение—частота; б — преобразователь частота—напряжение

Выводы: 1, 13 — вход/выход напряжения; 4 — минус $U_{\rm HII}$; 5 — коррекция; 10 — вход частоты; 7 — выход преобразователя напряжение/частота; 11, 14 — общий; 12 — плюс $U_{\rm HII}$

раметров: напряжение питания $U_{\pi\pi1,2} = \pm 10... \pm 19$ В; выходной ток частотного выхода не более 8 мА; амплитуду выходного напряжения до $U_{\pi\pi}$.

5.6.3. Устройства выборки и хранения аналоговых сигналов

При обработке аналоговых сигналов, измеияющихся с частотой, соизмеримой или большей, чем скорость работы АЦП, из аналогового сигнала приходится делать выборки. Для этого некоторое значение сигнала в определенные моменты запоминается на время, необходимое для того, чтобы АЦП преобразовал его в двоичный код. Эту функцию выполняют устройства выборки и хранения аналогового сигнала (УВХ) — аналоговые ЗУ. На рис. 5.152 приведена функциональная схема системы сбора данных (ССД). По командам МП 4 схема управления коммутатора 2 последовательно подключает датчики аналоговых сигналов к входу УВХ 3, которое запоминает напряжение данного датчика на время преобразования АЦП. Последовательность подключения каналов определяется программой работы адресного счетчика.

Схемы УВХ состоят из интегратора с высокоомной нагрузкой и малыми токами утечки и ключевых схем и могут быть построены с помощью нескольких инструментальных ОУ. Микросхема КР1100СК2 содержит два ОУ с высоким входным сопротивлением (более 10 мОм), ключевую схему управления, обеспечивающую токовое управление ключами. Для завершения схемы УВХ (рис. 5.153) к микросхеме КР1100СК2 необходимо подключить высококачественный конденсатор Схр с номиналом 20...1000 пФ, определяемым временем хранения выбранного напряжения. Основные электрические характеристики УВХ, построенного на микросхеме КР1100СК2, приведены в табл. 5.30. На рис. 5.154 дана структурная схема УВХ типа




Рис. 5.152. Схема системы сбора данных:

1 — коммутатор; 2 — счетчик адреса; 3 — схема выборки/хранения; 4 — микропроцессор; 5 — АЦП; 6 — аналоговые входы; 7 — адрес канала коммутатора; 8 — управляющие импульсы; 9 — сигнал запроса; 10 — выходной цифровой код




Рис. 5.153. Устройство выборки/храиения: α — структурная схема; δ — схема включения




Рис. 5.154. Устройство выборки/хранения КР1100СК3:

a — операционный усилнтель; δ — ключ.

Зыводы: 1 — общий: 2, 14 — управляющие входы: 3, 13 — янформационные входы; 4, 12 — выходы ключа

Парамстр	KP1100 CK2	Kb1100CK3
Время выборки t _{хр} , мкс	510*	50
Апертурная задержка, ta зд, нс	100250*	200
<u>Қ</u> оэффициент усиления Қ _у	1	$15 \cdot 10^3$
Напряжение источников питания, В	±12	±15
Напряжение управления, В:	0.4.7	0.4.7
в режиме выборки	$\begin{vmatrix} 2,47 \\ < 1.5 \end{vmatrix}$	2,47 $< 1,5$
в режиме хранения Скорость изменения выходного на-	<1,5	<1,0
Скорость изменения выходного на-	0,25*	
Время установления t _{уст} , мкс	0,40,8*	
Гок потребления Іпот, мА	4,56,5	5
Напряжение смещения Uсм, мВ	530	20
Входное напряжение, В	<10	≪10

^{*} Прн С _{хр}=1000 пФ; E=0,1 %.

КР1100СКЗ с напряжением смещения 2 мВ, состоящая из ОУ и схемы ключа.

5.7. Аналоговые ключи и коммутаторы

В устройствах электроники, автоматики и вычислительной техники для осуществления управляемой передачи аналоговой информаини от датчиков к исполнительным механизмам широко используется аналоговый ключ. Основными параметрами ключа являются: коммутируемый ток $I_{\text{ком}}$ — ток, протекающий по открытому каналу ключа; коммутируемое напряжение Uком - максимально допустимое напряжение, прикладываемое между входом и выходом аналогового ключа; сопротивление ключа в открытом состоянии Rotk; время переключения ключа tвкл; уровии напряжений по управляющему входу (обычно управление осуществляется от цифровых логических устройств). Условное обозначение ключа и пример его физической реализации приведены на рис. 5.155. Как правило, схемы ключей реализуются на МОП-транзисторах, потребляющих мало энергии. Обычно в одном корпусе микросхемы содержатся несколько ключей и схемы управления ими. На рис. 5.156 — 5.161 приведены микросхемы КР590. В составе серии КР590 имеется шесть микросхем, содержащих управляемые ключи. Микросхемы КР590КН2, KP590KH5 и КР590КН10 (рис. 5.156) содержат четырехканальные ключи со схемой управления каждым каналом, в скобках приведена нумерация выводов для микросхемы КР590КН5. Для управления каналами на управляющие входы подаются напряжения $U_{\rm BX}^{\dagger}\!\!>\!\!5$ В и $U_{\rm BX}^{0}\!\!<\!\!0,\!\!8$ В. Микросхемы ҚР590КН2 и ҚР590КН10 имеют нормально разомкнутые ключи (т. е. включение происходит при $U_{\rm Bx} \! \leqslant \! 5$ В), а KP590KH5 нормально замкнутые. Микросхема КР590КН4 (рис. 5.157) содержит




Рис. 5.155. Схема аналогового ключа: a — условное обозначение; δ — физическая модель

два 2-канальных ключа с отдельными входами управления. Контакты 3-4 и 6-5 нормально замкнуты, а остальные нормально разомкнуты. Микросхема КР590КН (рис. 5.158) имеет два 2-канальных ключа с одним входом управления и нормально замкнутыми контактами 4-3 и 5-6. Параметры ключей КР590 (приведены в табл. 5.31.


Таблина 531

Тип микросхемы	U _K om'	R _{otr} , Om	1 _{вкл} , нс	U _{BX} , B	U ⁰ вх, В	U _{ип} . в
KP590KH2 KP590KH4 KP590KH5 KP590KH7 KP590KH8 K590KH9 59 0KH12 59 0KH13 KP1010KT1 K1109KH2	±10 ±15 ±15 ±15 ±15 ±15 ±15 ±15	100 75 70 30 70 10 50 — Остаточ- ное иа- пряже- ние 8 В	0,5 мкс 150 300 300 300 300 — 300 1 мкс	4,113,2 415 415 415 415 415 415 415 13	00,8 00,8 00,8 00,8 00,8 00,8 00,8 00,8 00,8	±12 ±15; ±15; 5 ±15; ±15; ±15; ±15; ±15; ±15; ±20220

Широкое применение микропроцессорных схем, ЦАП и АЦП, обрабатывающих информацию, поступающую от нескольких датчиков с разделением времени, обусловили развитие микросхем аналоговых коммутаторов (АК) с внутрениими цифровыми схемами управления, совместимых с микропроцессорами. На рис. 5.162 приведены условные графические обозначения микросхем коммутаторов серии КР590 Четырехканальный МОП АК со схемами управления КР590КТ1 показан на рис. 5.162, а. В зависимости от потенциалов на входах управления схема может выполнять функции четырехканального или двухканальных АК. Восьмиканальный МОП АК КР590КНІ, снабженный дешифратором (рис. 5.162, а), позволяет призводить адресшый опрос каналов в зависимости от логических уровней на входах 13—15. Для работы в микропроцессорных системах микросхема имеет вход разрешения работы—вывод 12. Аналогичной схемой, но с луч-

	,		,	
(3) 2 (6) 5 (14) 11 (11) 14 (1) 3 (8) 4 (16) 12 (9) 13	1 A 2 3 4 1 # 2 3	SWM (SWB)	1 2 3 4 4 U3 U1 > U2 > OV >	16(4)
			01	

Рис. 5.156 Аналоговые ключи Рис. 5 157 KP590KH2, KP590KH5, KP590KH10



Аналоговый ключ KP590KH4





Рис. 5.158. Аналоговый ключ Рис. 5.159. Аналоговый KP590KH7



ключ KP590KH8

	Λ,	r J y U K II	9	
15	ī 1	SWB	1 1	3
5 10	2 ∕1 #		1 2	6
<i>11</i> → <i>13</i> →	<+ <i>U</i> <- <i>U</i>		-U >	14


VPSOUVHO

Рис. 5.160. Аналоговый ключ KP590KH9

KP1010KT1	590KH1 Z	590KH13		
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$		

Рис. 5.161. Аналоговые ключи КР1010КТ1, 590КН12, 590КН13

шими рабочими характеристиками является АК КР590КН6 (рис. 5.162, г). Порядок подключения каналов в зависимости от состояния дешифратора приведен в табл. 5.32. Микросхема КР590КН3 (рис.



5.162. б) содержит для четырехканальных АК со схемой управления на базе триггера. В зависимости от уровней сигналов, имеющихся на его входах, к выводам подключаются различные каналы (табл. 5.33). На рис. 5.163, а показана микросхема К591КН1, выполненная по МОП-технологии. Она обеспечивает коммутацию 16 аналоговых каналов, а также позволяет производить как адресную, так и последо-

У ровн п	Уровни на управляю- щих входах		Номер открытого	Уров	ни на уг вхо,	травляю цах	щих	Номер открытого канала	
#3	#2	#1	Е	канала	#1	# 2	#3	#4	Номер открыт канала
0	0	0	1	1	1	1	1	1	1
0	0	1 0	1	2 3	0	1	1	1	2
0	1 0	1 0	1		1	0	1	1	3
1	0	1	1	4 5 6 7	0	0	1	1	4
1	1 1	0	1 1	8	1	1	0	1	5
X	X	X	0		0	1	0	1	6
		Т	абл	ица 5.33	1	0	0	1	7
				1	0	0	0		8
Уровни	на уп вхо,	равля: цах	ощих	Номер открытого	1	1	1	0	9
#2	# 1		E	канала	0	1	1	0	10
0	Ī	j	1	1.3 s 1D	1	0	1	0	11
	0		_	1А и 1В	0	0	1	0	12
1	0		1	2А и 2В	1	1	0	0	13
0	1		1	3А и 3В	0	1	0	0	14
1	1		1	4А и 4В	1	0	0	0	15
X	X		0		0	0	0	0	16

вательную выборки каналов. Микросхема оформлена в прямоугольном керамическом корпусе с 32 выводами. Выбор канала производится в соответствии с уровнями, указанными в табл. 5.34, при наличии лог. 1 на входе блокировки. Установка режима выборки микросхемы осуществляется в соответствии с информацией на логических входах, указанной в табл. 5.25. Микросхема К591КН2 (рис. 5.163, б) содержит два восьмиканальных коммутатора, выборка информации

Таблица 5.35

	Уровни					
E1	E2	E5	ЕЗ	С	+1	Режим выборки
0 0 1	0 1 X	1 1 X	1 1 X	0 0 X		Последовательныі Произвольный Блокировка

Обознач ение	Техноло гия	Число каналов	U _{au} , B	UROM' B	Irom, MA	Roth, OM	івки, мкс
K590KH1 KP590KH1	кмоп	8	+5 15	±5	1 0	500	1
K590KH3 KP590KH3 K590KH6 KP590KH6	КМОП КМОП	4×2 8	±15 ±15	±15 ±15	20 20	30 0 30 0	0,3
K590KT1 KP590KT1	КМОП	4	9		5	100	0,03
K591KH2	кмоп	8×2	±15	±15	20	300	0,3
K591KH3 K591KH1	КМОП КМОП	16 16	±16 ±15 ±5	±15 +5	20 5	270 450	0,3 2,5
543KH1	рМОП	16	$-15 \\ +5 \\ +12$	±12	10	200	1
543KH2	рМОП	16 8	+12 -15 $+5$ $+12$	12	10	350	1,2
К190КТ1 К190КТ1 П	рМОП	5	-	±10	10	300	_
K190KT2 K190KT2П	рМОП	2×2	25	±10	50	50	
KP190KT3 K1104KH1	рМОП КНС	6 16	-25 +5 +9	±10 ±5	10	300 400	0,2

осуществляется параллельно в соответствии с кодом на входах управления. В качестве примера можно привести АК серии 543 (рис. 5.164), выполненные на основе МОП-структур. Эти микросхемы работают от трех источников питания: $U_{nn1} = -15$ В, $U_{nn2} = +5...+9$ В. $U_{nn3} = +12$ В и могут коммутировать аналоговые сигналы при управляющих сигналах от ТТЛ- (при $U_{nn} = +5$ В) и от МОП-схем (при $U_{nn} = +9$ В). Шестнадцатиканальный АК с управлением последовательным кодом типа 543КН1 (рис. 5.164, а) предназначен для коммутирования уровней напряжения от -7 до +10 В при частоте тактовых сигналов не более 300 кГц и длительности тактового импульса

lyr BX' #A	fyт вых, нА	I ⁰ пот, мкА	¹ , мкА	U _{BX} , B	U ¹ , B	Примечание
50	50	3,5 мА	3,5	008	3,55,5	
50 50 50	70 70 50	3,5 мА	3,5	008 008 008	416,5 416,5 7,712	С управлением (дешифраторов) Со схемой управ- ления
50	70	20100	20 мкА	00,8	4	Сдвоенный комму-татор с управле-
50 50	70 50	20100	20 мкА —	00,8	3,65,6	нием С дешифратором С последовательной выборкой канала
20	50	1,2 0,3 2,2	_	0,4	2,47,7	С последователь- ным кодом
20	50	1,7 0,5 2,8		0,4	2,47,7	Двухгрупповой с управлением па- раллельным кодом
200	50		4	6	_	разменьным подом
150	50	-	4	6		
200 100	500 200	-	4 1	-6 0,4	2,47,7	С управлением по- следовательным кодом

от 0,4 до 4 мкс. Уровень коммутируемого тока микросхемы равен 0...10 мА, а сопротивление открытого ключа 16-канального коммута-

тора не превышает 200 Ом (табл. 5.36).

Шестнадцатиканальный АК 543КН2 (рис. 5.164, б) может работать как два 8-канальных коммутатора. Управление схемой АК осуществляется параллельным кодом, подаваемым на входы X1—X4. Схема имеет три выхода и позволяет осуществ эть последовательный и адресный опрос каналов. В состав серии входит 8-канальный аналоговый ключ 543КН3 (рис. 5.164, в) с коммутируемым током до 20 мА.




Рис. 5.163. Аналоговые коммутаторы К591КН1, К591КН2, К591КН3

K543KH1	K543KH2	K543KH3
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	39 1 1 A SW A 1 37 36 3 36 3 35 34 4 33 31 5 6 5 6 9 27 7 7 1 # 8 2 9 3 8 9 9 3 10 9 9 9 10 9 10 9 10 9 10 10 10 10 10 10 10 10 10 10 10 10 10
α)	δ)	<i>b</i>)

Рис. 5.164. Аналоговые коммутаторы 543КН1, 543КН2, 543КН3

На рыс. 5.165 приведена микросхема 16-канального коммутатора с последовательным выбором каналов типа К1104КН1. Микросхема выполнена по технологии кремний на сапфире (КНС) и имеет $t_{\rm BKT}$ не более 200 нс, $R_{\rm ork}$ менее 400 Ом и управляется напряжением ТТЛ-уровня.

На рис. 5.166 приведена коммутирующая матрица 4×4 со схемоч управления типа 590КН14. Микросхема в зависимости от комбинации цифровых сигналов на управляющих входах 0—15 осуществляет любую комбинацию вход/выход из 16 возможных. Дополнительные входы управления Е и R служат для управления всеми каналами микросхемы одновременно: при ER=1 каналы открыты, при R=1 закрыты. На рис. 5.167 показана микросхема 591КН4, содержащая две коммутирующие матрицы 4+4 со схемой управления, предназначенная

16	1 A 16	€W	A 1	30 18
25 26 27 28 20 24	# R C CS1 CS2 ERD	1	END 0V > U3 > U2 >	29

0 1 A 1 13 27 2 3 2 12 1 4 4 24 24 15 2 10 0V 23	**	ŚW	A 1 2 3 4	30 31 5 3 19
	27 2 3 4 11 1 # 22 2 2 15 3		2 3 4 R S	18 12 14 24 25 10

591KH4

Рис. 5.165. Аналоговый коммутатор К1104КН1

590KH14

Рис. 5.167. Коммутирующая матрица 591КН4

11 1 7 10 2 10 4	, j	SW	Λ 1 2 3 4	15 5 18 1
3 1 2 16 2 17 4 12	'		0V > +U > -U > E	6 4 14 13

Рис. 5.166. Коммутирующая матрица 590КН14

для коммутирования аналоговых и цифровых сигналов в многоканальных системах сбора данных. Микросхема выполнена по КМОП-технологии, работает от напряжения питания $U_{\rm иn}=+15~{\rm B}$ и имеет следующие параметры: $R_{\rm ork}=100~{\rm Om}$ при $I_{\rm kom}=1~{\rm MA}$, $t_{\rm bkn}<300~{\rm Hc}$ при $R_{\rm H}=10~{\rm kOm}$; $C_{\rm H}=40~{\rm n\Phi}$, $U_{\rm kom}=0...15~{\rm B}$. Управление подсоединением каналов в каждой матрице, как и в случае, указаниом выше, осуществляется кодом по выводам управления 1.

5.8. Интегральные стабилизаторы напряжения

Высокая точность РЭА обеспечивается стабильностью передаточиых характеристик всех звеньев аппаратуры, которые в первую очередь зависят от стабильности питающих напряжений. Для фиксации напряжения питания аппаратурных блоков применяются интегральные стабилизаторы напряжения. Интегральный стабилизатор имеет следующие основные параметры.

Коэффициент нестабильности по напряжению, %/В, — отношение изменения выходного напряжения $\Delta U_{\text{вых}}$ к вызвавшему его измене-

нию входного напряжения: $K_{HU} = \Delta U_{BMX} \cdot 100/(U_{BMX}/\Delta U_{BX})$.

Коэффициент нестабильности по току, %, -- отношение измене-




Рис. 5.168. Структуриая схема стабилизатора компенсационного типа:

усилитель ощибки; 2 — регулирующий элемент; 3 — делитель напряжения

ния выходного напряжения $\Delta U_{\text{вых}}$ к вызвавшему его относительному изменению тока нагрузки: $K_{\text{н}I} = \Delta U_{\text{вых}} I_{\text{вых}} \cdot 100/(U_{\text{вых}} \Delta I_{\text{вых}})$.

Коэффициент сглаживания пульсации, дБ, — отношение амплутудного значения пульсаций входного напряжения ΔU_{Bx} к амплитудному значению пульсаций выходного напряжения: $K_{cr} = 20 \lg (\Delta U_{HS})$ $\Delta U_{\text{вых}}$). Кроме того, для расчета схем включения интегральных стабилизаторов требуется знать уровень мощности, рассеиваемой прибором, Ррас, максимальное входное напряжение и диапазон регулируемых напряжений $\Delta U_{\text{вых}}$. Важной характеристикой стабилизатора является его быстродействие, соответствующее скорости отработки скачков входного напряжения и токов нагрузки. Интегральная технология позволяет создавать различные стабилизирующие устройства — от простейших параметрических стабилизаторов, в качестве которых используется один из переходов интегрального транзистора, до схем стабилизаторов компенсационного и импульсного тилов. Струк турная схема стабилизатора приведена на рис. 5.168. Усилитель ошибки (обычно один из видов ОУ с коэффициентом около 1000) усиливает разность потенциалов опорного элемента и средней точки делителя. Делитель напряжения и регулирующий элемент включены в цель ООС усилителя. Ввиду того что коэффициент усиления большой, можно считать, что напряжение на выходе стабилизатора пропорционально коэффициенту передачи делителя и уровню опорионо напряжения: $U_{\text{вых}} = U_{\text{оп}}(R_1 + R_2)/R_2$, где $U_{\text{оп}}$ — напряжение опорного элемента.

В качестве элемента, генерирующего опорное напряжение, применяется один из типов стабилитрона или схемы, основанной иа генераторных токах. Схема, изображенияя на рис. 5.168, работает следующим образом. Приращение входного напряжения на величниу $\Delta U_{\rm BLX}$ должно вызвать приращение на величину $\Delta U_{\rm BLX}$ выходного напряжения стабилизатора. Но сигнал о приращении выходного сигнала чсрез делитель с коэффициентом обратной передачи $R_2/(R_2+R)$ поступаст на вход усилителя ошибки. Усилитель отрабатывает сигнал уменьшения тока через регулирующий элемент и тем самым существенно компенсирует ожидавшуюся на выходе ошибку $\Delta U_{\rm BMX}$.

Регулирующий элемент может состоять из одного или нескольких транзисторов, включенных по схеме Дарлингтона. Число проходных транзисторов зависит от тока нагрузки, мощности выходного сигнала усилителя, параметров самих транзисторов. К интегральному стабилизатору при малых токах нагрузки внешние транзисторы, как правило, не подключаются. При токах нагрузки 1...5 А к микросхе-

ме требуется присоединить два-три мощных транзистора.

В настоящее время для построения РЭА находят применение универсальные стабилизаторы и стабилизаторы с фиксированным выходным напряжением. Универсальные стабилизаторы используют для работы внешнюю схему делителя, позволяющую в широком диапазоне регулировать выходное напряжение. Стабилизаторы с фиксированным




Рис. 5.169. Стабилизатор напряжения КР142ЕН1, КР142ЕН2: a — принципальная электрическая схема; δ — основная схема включения

выходным напряжением (их иногда называют трехвыводными) имеют внутреннюю схему делителя и настраиваются на стандартный ряд питающих напряжений в процессе производства микросхемы. Трехвыводные схемы за счет технологической подгонки точности делителя имеют $K_{\rm HU}$ и $K_{\rm HI}$ на порядок меньше, чем универсальные.

Полупроводниковые микросхемы типов КР142ЕН1 и КР142ЕН2 (рис. 5.169) представляют собой стабилизаторы компенсационного типа, имеющие схему защиты при коротком замыкании нагрузки. Для регулировки выходного напряжения в стабилизаторах применяется внешней делитель. Такое построение схемы позволяет расширить диалачон выходных регулируемых напряжений. Делитель с большим коэффициентом деления ухудшает значения коэффициентов стабилизации, однако в полупроводниковой схеме можно реализовать запас коэффициентов усиления и при большом диапазоне регулировки.

Достижения в области интегральной технологии в значительной мере повлияли на развитие схем стабилизаторов. Стабилизатор типа К142ЕНЗ (рис. 5.170) содержит двухкаскадный усилитель разности ошибки на базе ДУ с активной нагрузкой. Режим этих ДУ определяется схемой стабилизации, базовым опорным элементом которой служит стабилитрон. Такое схемотехническое решение позволяет получить коэффициент нестабильности по напряжению на порядок лучший, чем у стабилизаторов К142ЕН1. Стабилизатор имеет схему защиты от перегрузки по выходу и схему синхронизации. Микросхема К142ЕН4 отличается от стабилизатора К142ЕНЗ максимальным входным напряжением и падением напряжения на проходном элементе. Параметры этой микросхемы приведены в табл. 5.37.

В серию К142 входят стабилизаторы с фиксированным рядом выходных напряжений К142ЕН5 (5 и 6 В), К142ЕН8 (9, 12 и 15 В), К142ЕН9 (20, 24 и 27 В). Схема включения стабилизатора К142ЕН5 приведена на рис. 5.171. Входное напряжение подается на вывод 17, а выходное снимается с вывода 2. В схеме имеется защита от перегрузки по выходу. Схема двухполярного стабилизатора с фиксированным напряжением ±15 В типа К142ЕН6 (рис. 5.172) обеспечивает




Рис. 5.170. Схема включения стабилизаторов напряжения K142EH3, K142EH4

Выводы: 2— защита; 4— обратная связь; 6— выключение; 8— общий; 11, 17— коррекция; 13— выход; 15— вход




Рис. 5.171. Схема включения стабилизатора K142EH5




Рис. 5.172. Схема включения стабилизатора K142EH6




Рис. 5.173 Схема включения стабилизатора K142EH10




Рис. 5.174. Схема включения стабилизатора K142EH11




Рис. 5.175. Структурная схема ключевого стабилизатора

Тип стабили- затора	Кн∪, %	Киј. %	(U _{вх} — U _{вых}), U _{вх} жин'	U _{RY} , B	U _{вых} , в	Iн макс, мА	Inor, MA
K142EH1A K142EH1B	$\begin{bmatrix} 0,3\\0,1 \end{bmatrix}$	$\begin{smallmatrix}0,5\\0,2\end{smallmatrix}$	3	920	312	50150	4
K142EH2A K142EH2B	0,3	$\begin{bmatrix} 0,5\\0,2 \end{bmatrix}$	3	1540	1230	50150	4
K142EH3A K142EH3B	0.05	0,5	3	1945	1630	_	10
K142EH4A K142EH4Б	0,05	0,5	3 4	1940	15., 30	_	10
K142EH5A K142EH5B	0,05	3	_	_	4,95,1 5,886,12	-	10 10
К142ЕН5В К142ЕН5Г	0,05	2	_		4,825,18 5,796,21	_	10 10
142EH10 142EH11	0,05 0,05	1,0 0,33	_	35	1,230	-	7,0

 $K_{\rm HU}$ не более 0,0015 $K_{\rm H}$ не более 0,2. Параметры стабилизаторов с фиксированным выходным напряжением приведены в табл. 5.38.

Стабилизатор напряжения отрицательной полярности типа K142EH10 (рис. 5.173) имеет схему защиты от короткого замыкания и схему тепловой защиты и может развивать в нагрузке ток до 1 А. Корпус микросхемы позволяет рассеивать мощность до 5 Вт. Коэффициент нестабильности по напряжению измерен при выходном токе $I_{\text{вых}} = 10 \text{ мA}$, а коэффициент нестабильности по току $K_1 = \Delta U \cdot 100/$ ($U_{\text{зых}1} | I_{\text{зых}1} - I_{\text{вых}2} |)$. Номиналы резисторов R1 и R2 выбираются из выражения $U_{\text{вых}} = 2$, 3 В $(R_1 + R_2)/R_2$, при этом ток делителя должен быть более 1,5 мА. Режимом работы стабилизатора можно управлять, для чего предусмотрен вывод 15. Напряжение выключения стабилизатора $U_{\text{вык}1} \gg 3$ В при токе по выводу 1,5 мА. Для ограничения входного тока управляющее напряжение подается через резистор сопротивлением $R = U_{\text{вык}1}/I_{\text{вык}1} - 1$,5 кОм. Корпус микросхемы электрически соединен со входом микросхемы, поэтому при монтаже необходимо обеспечить изоляцию корпуса. Крепление радиатора микросхемы к плате или дополнительному теплоотводу осуществляется винтами.

Стабилизатор напряжения отрицательной полярности типа К142EH11 рассенвает мошность до 8 Вт и имеет предельно допусти-

Таблица 5.33

Тип стабили- затора	К _н Џ, %	Кн!' %	UBX UBBB	U _B K' B	U _{вих} , в	1н манс. А	K _{Gr} . AB	Inor, MA
142EH6A 142EH6B	0,0015	0,2	2,2	±20	14,715,3	0,2	30	±7,5
K142EH8A K142EH86	0,05	-	2,5	3512	8,739,27 11,6412,36	1,5	30	10
K142EH8 B K142EH9A K142EH95	0,05	~	2,5	4023	14,5515,45 19,620,4 23,5224,48 26,4627,54	1,5	30	10




Рис. 5.176. Стабилизатор К142ЕП1

мый выходной ток $I_{\text{вых}} \! = \! 1,\! 5$ А. Схема включения стабилизатора при-

ведена на рис. 5.174.

При иаличии сглаживающего фильтра входного напряжения, отсутствии коммутирующих устройств и длине соединительных проводников не более 70 мм входной емкостью может служить выходиая емкость фильтра при $C_{\phi} > 10$ мкФ. В схеме допускается применять только электролитические конденсаторы.

Для увеличения КПД стабилизаторов, работающих при повышенных выходных токах (особенно, если велико падение напряжения на регулирующем элементе), применяются стабилизаторы ключевого типа (рис. 5.175). Транзистор VT1 работает в ключевом режиме. Когда транзистор открыт, диод VD1 закрыт и ток в катушке индуктивности

L1 увеличивается:
$$I_L = \frac{1}{L} \int_{t_0}^{t_1} U dt$$
, где U — напряжение, приложение

к иидуктивности. Ток через катушку индуктивности L1 подается в нагрузку, а также заряжает конденсатор C1, который соедииен с инвертирующим входом усилителя. Выходное напряжение увеличивается до тех пор (конденсатор C1 заряжается), пока не превысит опорное напряжение на пеинвертирующем входе усилителя ошибки. В этот момент усилитель ошибки прекращает питать базу транзистора VT1 и он закрывается. Энергия, запасенная в катушке индуктивности L1, служит причиной возникновения импульса напряжения, имеющего отрицательную полярность. Этот импульс поглощается открытым демпфирующим дводом VD1. Ток индуктивности I_L подается в нагрузку.

Котда ток в катушке нядуктивности упадет ниже значения тока нагрузки, конденсатор C1 начнет разряжаться и выходное напряжение (а следовательно, и напряжение на инвертирующем входе усилителя ошибки) уменьшится. Когда напряжение на инвертирующем входе U_0 станет ниже опорного, усилитель включит транзисторный ключ (транзистор VT1) и цикл повторится. Выходиое напряжение

ключевого стабилизатора колеблется около напряжения $U_{\text{вых}} = U_{\text{оп}}(R_2 + R_1)/R_2$ с амплитудой, которая определяется чувствительностью усилителя ошибки и отношением номиналов резисторов делителя R1R2.

При построенни ключевого стабилнзатора необходимо определить величииы L и C. Для расчета L и C задаются следующими характеристиками стабилизатора: величиной пульсации ΔU , выходным напряжением $U_{\text{вых}}$, частотой f и минимальным выходным током $I_{\text{вых макс}}$. Принимая $I_{\text{вых макс}} = 1,3 \, I_{\text{L}}$, получаем $L = [1,3 \, (U_{\text{ву}} - U_{\text{вых}}) / I_{\text{вых макс}}]$. На рис, 5.176 приведена принципиальная схема микросхемы $K[42E\Pi]$, предназначенной для построения стабилизаторов ключевого типа. В табл. 5.39 рассмотрены ее параметры.

Таблица 5.39

			Режи	и измеј	ренця
Параметр	Қ142ЕП1А	Қ142ЕП1Б	IROM, MA	U _{BX} , B	Uпш, В
Ток утечки $I_{y\tau}$, мкА, не бо-	100	100		40	40
лее Остаточное напряжение	1,8	1,9	200	_	40
U _{ост} , В, не более Напряжение опорного эле-	1,72,2	1,652,3		40	40
мента $U_{\text{ол}}$, В Порог срабатывания отпускания $\Delta U_{\text{срб-отп}}$, мВ, не	5	6	50	40	40
более Коэффициент нестабильности опорного напряжения $\mathbf{K}_{\mathbf{H}\mathbf{U}_{\mathbf{O}\mathbf{H}}}$, не более	0,03	0,03	_	40	40
Время нарастания импульса выходного напряжения $t_{\text{пар}}$ при $f_{\text{вх}} \! \! \! \! \! \! \! \! \! \! \! \! \! \! \! \! \! \! $	0,2	0,2	50	_	40
более Время спада импульса выходного напряжения t_{cm} при $t_{\rm bx} \! = \! 100 \! \cdot \! 10^3$ Гц, мкс, не бо-	0,2	0,2	50		40
лее Ток потребления $I_{\text{пот}}$, мА при $f_{\text{вx}}{\approx}50$ Гц, не более	9	12		_	40

Рекомендации по конструктивно-технологическому применению интегральных микросхем

6.1. Надежность микросхем и радиоэлектронной аппаратуры

Микросхемы стали основной элементной бозой современной РЭА прежде всего благодаря своей высокой надежности. Надежность зависит от многих факторов: совершенства разработки электрической схемы и конструкции, физико-химпческой совместимости материалов, отработанности и стабильности технологического процесса изготовления, методов контроля качества

Групповой способ изготовления десятков тысяч микросхем в едином технологическом цикле, в строго контролируемых технологических средах и режимах обеспечивает примерно равную надежность как всех кристаллов в партии микросхем, так и элементов в каждом

из кристаллов.

Как известно, одним из основных источников отказов апларатуры являются межсоединения плат и комплектующих изделий. Внутри микросхемы соединение элементов между собой осуществляется методом осаждения пленок металлов, а соединечие элементов с выводами корпуса — методом термокомпрессионной или ультразвуковой микросварки. Эти методы обеспечивают надежное сцепление (адгезию) с поверхностью кристалла и другими пленками и соединение металлов на молекулярном уровне. Число межсоединений на кристалле в тысячи раз превышает число выводов корпуса микросхем. Для большинства типов микросхем характерно низкое потребление мощности. При малой мощности рассеяния рабочая температура кристалла по сравиению с температурой окружающей среды повышается незначительно, поэтому создаются благоприятные условия для замедления физико-химических процессов, приводящих к отказам.

Надежность радиоэлектронного устройства на основе микросхем оказывается более высокой по сравиению с аналогичным устройством на дискретных комплектующих изделиях, которые изготавливаются на разных предприятиях, на различном оборудовании и в раз-

ное врсмя.

Применение высоконадежных микросхем не всегда автоматически обеспечивает выпуск стоть же надежной аппаратуры. Сохранение надежности микросхем в аппаратуре в значительной степени определяется соблюдением рекомендаций по их конструктивно-технологичес-

кому применению, режимам и условиям работы.

Реальный уровень надежности микросхем проявляется лишь при эксплуатации аппаратуры. Часто безотказность микросхем различных серий (их изготавливают на разных заводах) практически одинакова в приборах, изготовленных на одном и том же предприятии-изготовителе РЭА. Однако, как показывает статистика, надежность микросхемы одной и той же серии (одного предприятия) оказывается весьма различной в составе комплектов аппаратуры, изготовленных раз-

ными заводами. Это следствие различия технологической культуры

производства аппаратуры.

Достижение и поддержание максимальной эксплуатационной надежности микросхем (следовательно, и аппаратуры) существенно зависят от проектирования аппаратуры, подготовки производства и наладки оборудования, квалификации персонала, отработанности технологического процесса изготовления аппаратуры, использования средств защиты микросхем от статического электричества, тепловых и других воздействий.

Задача этой главы — познакомить читателя с рекомендациями по конструктивно-технологическому применению микросхем в РЭА

6.2. Обеспечение надежности радиоэлектронной аппаратуры на этапе серийного производства

6.2.1. Информативная система управления качеством

Эксплуатационная надежность аппаратуры зависит в оеновном от качества разработки конструкции аппаратуры, качества использованных в аппаратуре комплектующих изделий и уровня техиологического процесса изготовлення аппаратуры. Ответственность за катество серийной аппаратуры несет изготовитель иезависимо отпричин ее отказов. Поэтому изготовитель РЭА при выборе производственного процесса должен учитывать следующие факторы.

Во-первых, современная аппаратура разрабатывается с применением перспективных серий микросхем. Большинство из них могут находиться в начальной стадии серийного производства. В этот период требования разработчика РЭА к надежности микросхем еще не реа-

лизуются в полной мере.

Во-вторых, в начальный период неизбежна коррекция схемотехнических и конструктивных решений. Это также связано с применеинем перспективной элементиой базы: иначе не могут быть реализованы заданные на аппаратуру тактико-технические требования.

В-третьих, до полной автоматизации технологического процесса изготовления аппаратуры существенная доля отказов в эксплуатации

будет определяться скрытыми производственными дефектами.

В-четвертых, для управления качеством аппаратуры нужны обыективиая информация о действительном качестве комплектующих изделий и разработка мероприятий, исключающих попадание на сборку комплектующих изделий со скрытыми дефектами. Поступившие в сборочиое производство комплектующие изделия должны контролироваться на всех этапах изготовления аппаратуры. Результаты проверки сборочных единиц аппаратуры дают дополнительную информацию о поведении комплектующих изделий уже во взаимосвязи с другими элементами и в течение определенного времени, когда они подвергались различного рода технологическим воздействиям. Если при анализе комплектующих изделий, вышедших из строя во время изготовлеиия аппаратуры, будет показано, что причиной неисправиости является нарушение технологического процесса или режимов их применения, то должны быть разработаны соответствующие корректирующие мероприятия. С учетом сказанного возможная схема управления качеством аппаратуры приведена на рис. 6.1.

Основиым звеном информативной системы является входной




Рис. 6.1. Информативная система управления качеством РЭА:

I — комплектующие изделня; 2 — цех качества, проведение входного контроля и отбраковочных испытаний; 3 — годные изделня; 4 — брак; 5 — цех-изготовитель сборочных единиц; 6 — цех качества, проведение отбраковочных еспытаний сборочных единиц; 7 — цех-изготовитель аппаратуры; 8 — цех качества, проведение отбраковочных испытаний аппаратуры; 9 — лаборатория информативного анализа; 10 — ремонт изделий; 11 — ОТК; 12 — брган управления; 13 — аппаратура

Таблица 6.1

_			M	арш	эуты		
Вид испытаний и проверок	A	Б	В	Γ	д	E	Ж
Проверка внешнего вида Проверка габаритных, установочных и присоединительных размеров (выбороч-	+	+	++++	+	+	++	+ +
но) Электротермотренировка при повышен- ной рабочей температуре длительностью 168 ч	-	-	-		_	_	+
Поо ч Проверка статических электрических па- раметров при нормальных климатичес- ких условиях	-	-	+	+	+	+	+
Проверка статических электрических па- раметров при повышенной и понижен- ной рабочих температурах	-	-	-	+	+	+-	+
Проверка динамических параметров при	-	-	-	-	+	+	+
нормальных климатических условиях Функциональный контроль при нормаль-	_	_	-	-	+	+	+
ных климатических условиях Функциональный контроль при повышенной рабочей температуре	_	-	-	-	-	+	+




Рис. 6.2. Зависимость эксплуатационной интенсивност в отказов λ микросхем от завренности партий в состоянии постаз

контроль, методика проведения которого выбирается таким образом чтобы все комплектующие изделия были подвергнуты испытаниям и поответствие техническим условиям. Объем и условия проведсныя испытаний для конкретных типов изделий устанавливают в зависимости от реального качества этих изделий. Испытания при входном контроле проводят по одному из маршрутов, приведенных в табл. 6.1. Выбранный маршрут испытаний должен быть документироваи. Но вые типы комплектующих изделий или комплектующие изделия исвые типы комплектующих подвергают испытаниям по наиболсе жесткому маршруту Ж. При появлении иовых видов дефектов в любой из маршрутов могут быть введены дополнительные виды испытаний, позволяющие выявить эти дефекты. Изменение времсни электротермотренировки (ЭТТ) в маршруте Ж, а также переход с одного маршрута на другой разрешается руководителем предприятия.

На рис. 6.2 приведена статистическая закономерность между засоренностью партий микросхем до их монтажа в аппаратуру и прогнозируемой интенсивностью отказов при эксплуатации. Заштрихованные участки определяют области, в которых имеется коррелящионная зависимость. Этой зависимостью можно пользоваться при принятии решений об изменении маршрутов входиого контроля. При переходе на выборочный контроль пе менее 10 % комплектующих из-

делий должны проверяться по маршруту Ж.

Комплектующие изделия, забракованные при проведении входного контроля, поступают в лабораторию информативного апализа для определения причин их отказов. По результатам апализа принимается решение либо об изменении маршрута входного контроля, либо о разработке мероприятий у поставщика. Информативная система позволяет постоянно следить за эффективностью принимаемых поставщиком мероприятий по повышению качества и устранению конкретных причин отказов комплектующих изделий.

6.2.2. Отбраковочные испытания аппаратуры

В процессе изготовления аппаратуры все сборочные единицы, блоки и готовые изделия должны подвергаться отбраковочным йспытаниям. В состав испытаний обязательно включают функциониро-

вание аппаратуры в динамическом режиме при повышенной рабочей

температуре.

В технологи неской документации должны быть определены контрольные точки съема информации о работоспособности изделий. Все отбраковочные испытания (кроме контроля ОТК) проводит цех качества. Информация собирается со следующих операций: проверка функционирования наименьших сборочных единиц и блоков аппаратуры; проверка функционирования наименьших сборочных единиц и блоков при повышенной температуре после ЭТТ; проверка функционирования собранной аппаратуры до и после ЭТТ. Все забракованные изделия передают в лабораторню информативного анализа для определения причин отказов.

Информацию, полученную после проведения анализа, систематизируют и на ее основе подготавливают мероприятия, направленные либо на коррекцию условий и объема испытаний на входном контроле, если причинами отказов являются комплектующие изделия, либо на изменение технологического процесса изготовления аппаратуры,

если причинали отказов являются нарушения технологии.

Все забракованные изделля после установления причины отказов передают для ремонга в специально созданное подразделение. Устанавливается определенный регламент ремонта. Ремонту подлежат сборочные единицы, если они составляют не более определенного процента (например, 10%) отказавших единиц данного типа от суточного выпуска. Если отказ сборочных единиц одного типа превышает установленный процент от суточного выпуска, решение об их ремонте принимает руководитель предприятия. Аналогично устанавливают регламент и для восстановления блоков и аппаратуры.

6.3. Воздействие внешних факторов при производстве аппаратуры

В процессе изготовления аппаратуры микросхемы многократно подвергаются воздействию разных внешних факторов: механических,

температурных, химических и электрических.

Механические усилня прикладываются к микросхемам при операциях комплектации, фермовки и обрезки выводов, устеновки и приклеивания микросхем к печатной плате. Усилия, воздействующие на выводы и окружающую их изолящию, могут нарушить геометичность корпуса. Температурные воздействия связаны с операциями лужения, пайки, демонтажа. При этих операциях возможен перегрев элементов конструкции микросхем. Химические воздействия оказывают влияние на материал покрытня корпуса и маркировку микросхем при флюсовании, очистке печатных плат от остатков флюса, влагозащиге и демонтаже. Электрические воздействия связаны с разрядами статического электричества через микросхему. Эти воздействия имеют место при всех технологических операциях, если не принять мер по уменьшению и отводу зарядов статического электричества из производственных помещений. Возможные виды отказов микросхем от различных технологических воздействий показаны в табл. 6.2.

Объект 10 яд истыня	Техноло гическис опсрации	Возцействующий фактор	Вид возчожных нарушений и отк 130в
	Механич	Механическое воздействие	
Выводы микросхсмы	Ричтовка, формовка и обрезжа	Растягивающее усилие, усилие прижатия вывода	Растрескивание изолятора, вызывающее нарушение герметичности корпуса, пережатие, съручивание, излом выводов
Изолятор выводов, осно ванис корпуса, гибкие со единения, кристалл или подложка	Установка и приклейка микросхемы на плату, демонтаж	и приклейка Статическое усилис при- на плату, жатия корпуса к плате	Растрссыивание изолятсра, вылывающее нарушение гермстичности, деформация дна корпуса вызыванопцая растрескивание и обрыв гибмах проводников разрушение корнуса
Покрытие выводов	Влодной контроль, рнх товкт, формовка и об резка	Усилие пражатия выво да	Вмятины и царапины на выводах, призодящие к коррозии
-	Температ	Температурное воздейсгвие	
Изолятор выводов, кри- сталл подложка, актив ные элементы и гибкие выводы	Лужсиие пайка, демон- Перегрев вывода от при поя, повышенияя темпе ратура	Перегрев вывода от при поя, повышенная темпе ратура	Растрескивание изолятора, вызывающие нарушение герметичности, отсланвание подложки или кристалла (в случае их приклейки) от монтажной зоны корпуса, при водкщее к обрыву гибких выводов
AN ADDRESS OF THE PROPERTY OF	The state of the s	The same of the sa	THE RESIDENCE OF THE PROPERTY

•	Объект воздействия	Техиологические оперании	Воздействующий фактор	Вид возможных нарушенчй и отказов
		Химиче	Химическое воздействие	
⊢ i	Покрытие, маркировка	Флюсованис, очистка, влагозащигы, демонтаж	Химическая активность	Коррозия покрытия или основного матернала выводов и корпуса, нарушение целостности маркировоч ных обозначений и покрытий
		Электрич	 Электрическое воздействие	
L & F E E 46	Пассивные и активные элементы микросхем, метализация р-11 пересо- ды, защигный окисел) Все течнологические операции	Электрический заряд	Пробой окисла, дегратлиия пара- метров микросхем 13-3а пробоя в полупроводижовон структуре

6.4. Формовка и обрезка выводов

Одно из основных требований, которому должен удовлетворять корпус микросхемы, — сохранение внутри него относительно сухой атмосферы в течение всего срока службы. Любая поверхность вещества при нормальных условнях покрыта тонкой пленкой в наги то, щиной 0,01...0,001 мкм. Из-за малых размеров молекулы (2,7·10-16 м) и малой вязкости воды влага способна проникать даже в межмо секулярные промежутки сложных неорганических соединений. При этом происходят механическое разрушение материалов, изменение электрических свойств поверхностей, коррозия металлов и их спремения избемать этого, герметизацию корпусов микросхем обызно проводят в атмосфере сухого азота.

Металлы, стекло и керамика, используемые для изготовлена корпусов микросхем, практически газо- и влагонепроницаемы. Чтобы сохранить сухую инертную атмосферу внутри корпуса, его шец между разнородными материалами должны быть максимально герметичными. Согласно принятым пормам через спай с хорошей герметичностью при разиости давления 1 атм в течение 30 лет натекает не более 1 см³ газообразного гелия (практически это означает абсо-

лютную воздухонепроницаемость).

Соединение металлов с металлами осуществляют пайкой с мягкими или твердыми припоями, горячей или холодной сваркой, а также их комбинациями. Спаи стекла со стеклом или керамикой образуются либо плавлением их при высоких температурах, либо склеиванием более легкоплавким стеклом. Герметизация металлостекляных спаев, с помощью которых от корпуса микросхемы электрически изолируются выводы, представляет сложную техническую задачу. Это связано с тем, что большинство обычных стекол имеет низкие температурные коэффициенты линейного расширения (ТКР) и теплопроводности, тогда как металлы хорошо проводят тепло и имеют большие ТКР. Различие в скоростях нагрева и остывания стеклянных и металлических частей спаев и несоответствие их ТКР приводят к механическим напряжениям и повреждению спаев. В условиях эксплуатации микросхем стекло и металл считаются совместимыми, если разность их ТКР не превышает 4 10-7 1 °С.

Обычно для герметизации выводов микросхем в месте их выхода из корпуса применяются кристаллизующиеся стекляные припон (например, тина «пирокерам»). Технология получения такого герметичного соединения методом пайки основана на образовании стеклокерамического соединения с кристаллизацией боро-свинцово-цынкового стекла. При этом методе стекло расплавляется и растеклется, хорошо смачивая совмещенные поверхности керамики, стекла и металлов (подобно тому, как металлический припой смачивает и соединяет между собой металлические детали при обычной пайке).

При дальнейшем нагревании припойное стекло начинает «растекловываться», происходят образование центров и кристаллизация материала шва. Размеры образующихся кристаллов пропорциональны времени и температуре процесса. Прочность такого шва гермениает прочность шва его кристаллической структурой и вдвое превыпает прочность шва из аморфного стекла. Кроме того, при механических нагрузках в спаях с некристаллизующимся стеклом появляются микротрещины, которые создают пути натекания влаги в корпус через стекло. В кристаллизующемся же спае микротрещины не проходят






Рис. 63. Направление растягивающего усилия при формовке и обрезке выводов




Рис. 6.5. Правильная (a) и неправильная (б) формовка выводов планарного корпуса




Рис. 6.4. Конструкция штампа для формовки и обрезки выводов микросхем:

a — прижим; δ — формовка; ϵ — обрезка

через спай. Регулируя содержание кристаллической фазы материала шва, можно изменять его ТКР от $40\cdot 10^{-7}$ до $120\cdot 10^{-7}$ $1/^{\circ}$ С (ТКР стекла $46\cdot 10^{-7}$ $1/^{\circ}$ С). Особенность большинства типов корпусов микросхем заключается в том, что некоторая часть длины вывода находится под наплывом стекла (или керамики). При формовке выводов наплывы изоляции должны быть сохранены.

При выполнении технологических операций по подготовке микросхемы к монтажу на печатную плату (рихтовка, формовка и обрезка выводов) выводы подвергаются растяжению, изгибу и сжатию. При этом растягивающее усилие P_1 прыложено к наиболее чувствительной к механическим воздействиям зоне корпуса — гермовводу (рис. 6.3). Если растягивающее усилие будет чрезмерным, в месте заделки выводов в корпус могут возникнуть трещины по стеклу или керамике тела корпуса, приводящие к немедленной или, что еще хуже, постепенной разгерметизации корпуса.

Конструкция штампа для формовки и обрезки выводов (рис. 6.4) должна обеспечивать пезависимые и последовательные усилия прижатия P_2 , формовки P_3 и обрезки P_4 . Величины этих усилий подбираются так, чтобы сохранить делостность гальванического покрытия выводов, создать минимальное растягивающее усилие вдоль оси вывода и получить заданную конфигурацию формовки. При формовке и обрезки выводов микросхемы допускаются следы (отпечатки) от инструмента на выводах микросхемы, не приводящие к нарушению гальванического покрытия,

Конструкция штампа должна обеспечивать жесткое крепление каждого вывода микросхемы вне зоны наплыва стекла или керамики. Участок вывода на расстоянии 1 мм от тела корпуса не должен подвергаться изгибающим и крутящим деформациям. При формовке должны быть соблюдены допустимые радиусы изгиба. Формовку выводов микросхем прямоугольного поперечного сечения необходимо производить с радиусом изгиба не менее двух толшин вывода, а выводов круглого сечения — с радиусом не менее двух диамегров Обрезать незадействованные внутри корпуса выводы микросхемы или выводы, которые не используются в схеме ее применения и не влияют на работоспособность микросхемы, можно на расстоянии 1 мм от тела корпуса, однако следует учесть, что по выводам от микросхемы (особенно малого размера) отводится значительная часть тепла.

В типично неправильной конструкции технологического приспособления формовки выводов корпусов четвертого типа (рис. 6.5, б) не оставлен зазор (не менее 0,5 мм от тела корпуса), необходимый для сохранения керамики. Штамп такой конструкции может нарушать герметичиость корпуса микросхемы.

6.5. Лужение и пайка

При производстве РЭА широхо используются групповые методы выполнения отдельных технологических операций, иапример лужение выводов микросхем способом «окунания в расплавленный припой» или пайка методом «волны припоя». Режимы этих операций (температура расплавленного припоя, время контакта припоя с выводами корпуса, площадь зоны контакта вывода с припоем), выбранные без учета характеристик теплопередачи конкретных типов корпусов микросхем, могут привести к их разрушению. На рис. 6.6 схематично показаны отдельные элементы конструкции микросхемы, которые подвергаются тепловому воздействию и участвуют в передаче тепла. При контакте с расплавленным припоем вдоль вывода микросхемы создается перепад температуры, вызывающий передачу тепла. Теплообмен осуществляется от зоны пайки (зона А) через металл вывода к керамической основе тела корпуса 3 и далее к кристаллу и от внутреиней части вывода (зона Б) через внутренний соединительный проводник 1. Приведем параметры режима лужения:

Предельная температура припоя, °С 2 Предельное время нахождения выводов в расплавлен-	60
ном припое, с	
припоя по длине вывода, мм	
Предельно допустимое число погружений одних и тех же выводов в припой	i r
Минимальный интервал времени между двумя погружениями одинх и тех же выводов в припой, мин 5	

При выполнении операции лужения нельзя касаться припоем термовводов корпуса. Припой не должен попадать на стеклянные




Рис. 6.6. Схема теплообмена при лужении и пайке выводов микросхемы

и керамические части корпуса микросхемы. Граница растекания припоя по выводам должна быть не ближе чем на расстоянии 1 мм от тела корпуса микросхемы, при этом допускается некоторая неравномерность лужения по длине выводов. Минимальная длина участка лужения по длине вывода от его торца должна быть не менее 0,6 мм, причем допускается наличие «сосулек» на торцах выводов микросхемы. Необходимо тщательно следить за тем, чтобы не образовывались перемычки между выводами, поверхность припоя должна быть сплошной, без трещин, пор, необлуженных участков. Оборудование, применяемое для лужения, должно обеспечивать поддержание и контроль температуры с погрешностью не хуже ±5°C.

Качество паяных соединений должно определяться по следующим признакам; паяная поверхность должна быть светлой или светло-матовой, без темных пятен и посторонних включений. Форма паяных соединений должиа иметь вогнутые галтели припоя по шву (без избытка припоя). При выполнении пайки корпуса микросхемы с планарными выводами долускаются: заливная форма пайки, при кото-




Рис. 6.7. Примеры пайки корпусов со штырьковыми выводами:

 $a-\varepsilon$ — пайка в металлизированные отверстия: 1— вывод; 2— металлизированное отверстие; 3— печатная плата; 4— припой; $\partial - \varkappa - \pi$ пайка в неметаллизированные отверстия: 1— контактиая площадка; 2— припой; 3— вывод; 4— исуатная плата

рой контуры отдельных выводов микросхемы полностью скрыты под припоем, наплывы припоя конусообразной и скругленной формы в местах отрыва паяльника, небольшое смещение вывода в пределах контактной площадки, растекание припоя в пределах длины вывода,

пригодной для монтажа.

Форма паяного соединения при запайке выводов микросхемы в металлизированные отверстия должна соответствовать рис. 6.7, а—г. Растекание припоя со стороны корпусов должно быть ограничено пределами контактных площадок. Конец вывода может быть нелуженым. Монтажные металлизированные отверстия должны быть заполнены припоем на высоту не менее ²/₃ толщины платы. Не допускается исправление дефектных соединений со стороны установки микросхемы на плату.

Форма паяного соединения при пайке выводов микросхем на контактные площадки печатных плат с неметаллизированными отверстиями должна соответствовать эскизу (рис. 6.7, д—ж). Растекание припоя по выводам микросхемы должно быть в пределах зоны, пригодной для монгажа. На торцах выводов допускается отсутствие

припоя.

Оборудование и оснастка, применяемые при пайке, должны обеспечивать; автоматическое поддержание и контроль температуры припоя с погрешностью ±5°С при выполнении операции «волной припоя»; поддержание и пернодический контроль (через 1...2 ч) температуры жала паяльника с погрешностью ±5°С при индивидуальном способе выполнения пайки микросхемы; контроль времени контактирования выводов микросхемы с жалом паяльника или с расплавленным припоем при групповых методах пайки; контроль расстояния от тела корпуса до границы припоя по длине выводов. Жало паяльника должно быть заземлено (переходное сопротивление заземления не более 5 Ом).

6.6. Установка микросхем на печатные платы

Конструктивные особенности корпусов микросхем — наличие гермовводов и герметизирующих швов, относительно тонкое (0,1...0,2 мм) дно, на котором расположен кристалл, — определяют ряд требований, которые должиы быть выполнены при установке микросхем на печатные платы.

На рис. 6.8, *a*, б показан вариант установки микросхем со штырьковыми выводами (корпуса первого типа). Установка таких корпусов производится в металлизированные отверстия. Выводы микросхемы




Рис. 6.8. Варианты установки различных корпусов на печатную плату

не формуются. Величина зазора, равная $1^{+0.5}$ мм, выбрача из условия обеспечения механической устойчивости микросхемы во всем днапазоне механических нагрузок и сохранения целостности корпуса (при менеших зазорах возможно нарушение гермоввода для металлостеклянных корпусов из-за теплового воздействия приноя при

пайке).

Микроскемы в корпусах второго типа устанавливают на платы с односторонним или двусторонитм расположением печатных проводников в металлизированные отверстия с зазором, который обеспечивается конструкцией выводов (оис. $6.8, \varepsilon$). На рис. $6.8, \varepsilon$, ∂ показаны варианты установки микросхем в корпусах третьего типа с отформованными выволами. Установка производится с зазором 3-0, мм (рис. 6.8, г). Если аппаратура подвергается повышенным механическим воздействиям при эксплуатации, то при установке микилигоенод должны применяться жестьне придадки из электоризогионного материала. Прокладка должил быть приклеена к плате и основанию (ко дну) микрослемы (рис. 6.8, д). Конструкция прокладки также должна обеспечивать целостность гермовводов микросхемы. При использовании микросхем в круглых корпусах без формовки выводов их устанавливают с зазором 1+0,5 мм в металлизированные отверстия

Микросхемы в корпусах четвергого тила с отформованными выводами можно устанавливать на платы с односторонним или двусторонним расположением печатных проводников следующими способами: вплотную на печатную плату или на прокладку (рис. 6.8, e, з)

и с зазором до 0,7 мм (рис. 6.8, ж).

Планарные корпуса следует приклеивать по всей плоскости основания корпуса. Толщина клеевого шва определяется выбранным вариантом формовки выводов (расстоянием от плоскости основания микросхемы до платы), но зазор между микросхемой и платой должен быть полностью заполнен клеем. При установке микросхем в планарных корпусах допускается смещение свободных концов выводов в горизонтальной плоскости в пределах ±0,4 мм от положения выводов после формовки. Рекомендуется прикленвать микросхемы к печатным платам клеем ВК-9. Температура сушки материалов, используемых для крепления микросхемы на платы, не должна превышать допустимой температуры для ее эксплуатации. Рекомендуемая температура сушки 65 ±5°С. При приклеивании микросхемы к печатной плате усилие прижатия не должно превышать 0,08 мкПа,

6.7. Поверхностный монтаж микросхем

Рациональное использование площади коммутационных плат, автоматизация технологических операций и синжение стоимости произволственного проиесса являются основными тенденциями в создании

современной функционально сложной и падежной РЭА.

Эти требования наплучшим образом выполняются при использовании сложных микросхем (СИС, БИС, СБИС) в конструктивном исполнении, пригодном для поверхностного монтажа. На рис. 6.9 и рис. 6.10 показаны конструкции корпусов типа Е. Они имеют одиннадцать типоразмеров с числом выводов от 16 до 156. Матернал корпуса — пластмасса или стеклокерамика. Форма выводов двух вариантов: первый в виде петли, подогнутой под прибор (рис. 6.9), второй — ступенчатый, отходящий в сторону от прибора (рис. 6.10). За




Рис. 6.9. Корпус типа Е. Выводы ј-образные




Рис. 6.10. Корпус типа Е. Выводы типа «крыло чайки»




Рис. 6.11. Корпус типа Ф → Рис. 6.12. Безвыводной корпус типа Н






Рис. 6.13. Зависимость площади коммутационной платы S, приходящейся на один вывод корпусов, от числа выволов п

1 — корпус второго типа с шагоч 2,5 мм; 2 — корпус четвертого типа; 3 — корпус типа Е (выводы «крыло чайки»); 4 — корпус типа Е (J-образный вывол); 5 — безвыводной корпус типа Н; 6 — корпус типа Ф

Рис. 6.14. Сравнительные электрические характеристики корпусов различных типов в зависимости от числа выволов п:

1 — корпус второго типа с шагом 2,5 мм; 2 — корпус типа Е; 3 — безвыводной корпус типа Н





рубежом эти выводы известны как ј-образный и «крыло чайки». Вывод ј-образный занимает меньшую полезную площадь и меньше подвергнут повреждениям. Вывод типа «крыло чайки» обеспечивает лучший визуальный контроль паяных соединений.

Микросхемы в пластмассовых корпусах типа Ф (рис. 6.11) имеют от 6 до 28 выводов. Выводы микросхем гибкие, ступенчатые, шаг между выводами 1,25 мм. При применении микросхем в корпусах типа Е и Ф не возникает проблемы согласования коэффициентов линейного расширения, они могут устанавливаться на коммутационные платы из любых материалов.

Микросхемы в керамических корпусах типа Н имеют две модификации: безвыводную (рис. 6.12) и с неформированными выводами по периметру корпуса. Число выводов от 16 до 156. Микросхемы устанавливают на керамические и композиционные коммутационные

платы с внутренними металлическими слоями для компенсации различного линейного расширения материалов. Платы такого типа не отвечают концепции дешевой конструкции сборочных единиц аппаратуры.

Микросхемы в корпусах четвертого типа соответствуют условиям поверхностного монтажа, но так же, как выводные корпуса типа Н, требуют дополнительной операции—формовки выводов. Эти мик-

росхемы давно применяются в аппаратуре.

Эффективность использования площади коммутационных плат при моглаже на них микросхем в корпусах различных типов иллострирует рис. 6.13. В качестве критерия выбрана площадь платы, приходящаяся на один вывод микросхемы. Видно, что микросхемы в корпусе подтипа 2.1 (см. табл. 1.3), не предназначенного для поверхностного монтажа, имеют худшие характеристики. При числе выводов от 16 до 28 микросхемы в корпусе Ф незначительно уступают ми-

кросхемам в корпусах Н и ј-образном типа Е.

С увеличением числа выводов корпуса заметное влияние на характеристики микросхемы оказывают межвыводная электрическая емкость, омические и индивидуальные сопротивления внутренних металлизированных дорожек от кристалла к внешним выводам корпуса [13]. В корпусах подтипа 2.1 (см. табл. 1.3) длина дорожек от кристалла к крайним выводам корпуса в 5...6 раз больше, чем к средним. Малогабаритные корпуса для поверхностного монтажа обладают лучшими электрическими характеристиками, так как более короткие и лучше согласующиеся связи приводят к уменьшению их сопротивления и межвыводной емкости (рис. 6.14). Создание надежного паяного соединения при изготовлении узлов РЭА с использованием микросхем со штырьковыми выводами (типы 1, 2 и 3) не представляет технической проблемы: выводы микросхем облужены, зажаты в металлизированных отверстиях коммутационной платы, площадь паяного соединения относительно большая, пайки осуществляются волной припоя. При поверхностном монтаже все обстоит иначе: небольшая часть вывода свободно лежит на контактной площадке коммутационной платы, а соединение осуществляется оплавлением припоя. К тому же механическая прочность паяного соединения становится критичной к термическим напряжениям, возникающим в соединении из-за различных ТКР материалов вывода и коммутационной платы. Качество паяного соединения определяется формой и размерами монтажных площадок коммутационных плат, размерами выводных площадок и выводов корпусов микросхем, их материалами. Площадь монтажной площадки платы должна быть достаточной для размещення на ней вывода или выводной площадки микросхемы и чанесения дозированного количества припойной пасты. Рекомендуемый размер монтажной площадки $(1,6...1,8) \times 0,6 \pm 0,1$ мм. При шаге выводов 1,25 мм, ширине и интервалах металлизированных дорожек 0.2...0,25 мм расстояние между монтажными площадками должно быть 0,635 мм. Это дает возможность выполнить разводку между монтажными площадками и исключить случаи образования перемычек из припоя между соседними участками металлизации. Размеры выводов и выводных площадок корпусов приведены в ГОСТ 17467---79

Паяное соединение заливной формы с образованием галтели припоя определяется зазором в месте пайки вывода или выводной площадки корпуса и монтажной площадкой коммутационной платы. Величины зазора зависят от плоскостности выводов и выводных площадок корпуса по отношению к установочной плоскости и плоскостности монтажных глощадок коммутационной платы. Хорошке результаты пайки достигаются при зазоре 0,05...0,15 мм и планарности части вывода 50 мкм.

Качество монтажа во многом определяется качеством и свойствами коммутационных плат, которые зависят от множества факторов, таких как состояние поверхности, плоскостности и парадлельности. толщины припоя на монтажных площадках, совместимости материала плагы с материалом корпуса и выводов микросхем. В пастоящее время широко используются стеклоэпоксидные платы (СФ-2H-50, СФ-1) и начали применяться платы из керамики (ВК-94). Одним из достоинств керамических плат являются примерное равенство ТКР керамики ВК-94 и ковара, хорошая теплопроводность и технологичность керамики. Температурный коэффициент расширения ВК-94 равен (6,5...8) ·10-6 1/град, а для СФ-2H-50 он составляет (15...18) ·10-6 1/град. Керамические корпуса типа Н рекомендуется устанавливать на керамические платы.

Технологический процесс поверхностного монтажа состоит на

трех основных операций:

1. Нанесение припойной пасты на монтажиме площадки коммутационной платы.

Установка микросхем на монтажные площадки.
 Групповая пайка методом оплавления припоя.

Припойная паста представляет суспензию металлического припойного сплава в связующем веществе флюса. Сплав удерживается во флюсе в виде частиц металла. Форма и размер частиц определяются в зависимости от способа нанесения пасты на монтажные площальи коммутационной платы. Сплав состоит из 37...40 % свинца и 60...63 % олова Масса сплава составляет 85...90 % массы пасты. Флюс образован из смолы (60 %) и смеси инградиентов типа активаторов, растворителей, сгустителей и счазочного масла. Припойную пасту необходимо предохранять от окисления. Если припойный сплав в пасте окислен, то при расплавлении на соединяемых поверхностях образуются отдельные шарики припоя. Напротив, неокисленняя паста образует единую сферическую поверхность. Хранить пасту рекомендуется при температуре 2...5 °C в среде азота.

Припойная паста выполняет несколько функций. Консистенция пасты такова, что она удерживает микросхемы на коммутационной плате и в процессе пайки. Когда паста расплавляется, силы поверхностного натяжения совмещают выводы микросхемы с монтажными площадками. Одновременно создается электрическое и механическое

соединение поверхностей.

Нанесение припойной пасты на коммутационную плату рекомендуется производить через маску. Маска представляет собой металлическую фольгу, на которой протравлен нужный рисунок. Через полностью открытые окна принойная паста свободно и равномерно растекается по поверхности коммутационной платы. Количество наносимой принойной пасты регулируется толщиной фольги. Качественные паяные соединения обеспечиваются при толщине слоя припойной пасты от 127 до 254 мкм.

После нанесения пасты следует немедленно установить микросхемы на монтажные площадки. Установка производится вручную или автоматическим укладчиком. Точность установки должна обеспечить совмещение 60...70 % ширины вывода микросхемы с монтажной площадкой. После установки микросхем коммутационную плату следует подвергнуть сушке при температуре 50...80°C с целью выпаривания влаги из припойной пасты для исключения кипения флюса и растворителя при пайке оплавлением и уменьшения потенциального образования пор и пустот в полном соединении.

Существует несколько методов оплавления заранее нанесенного припоя, конденсационный (в паровой фазе); электронагревом (контактное и бесконтактное); инфракрасным нагревом; дазерной пайкой:

пайкой нагретым газом.

Метод оплавления припоя в паровой фазе заключается в передаче скрытого тепла конденсации коммутационной плате с усгановленными на ней микросхемами. Геплонесущей средой является фтороуглеродистое соединение в стадии насыщенного пара при температуре 215 °С. Технология пайки предусматривает предварительный нагрев коммутационной платы до 100 °С перед вводом ее в камеру с фтороуглеродом. В камере происходят быстрый и равномерный нагрев платы и оплавление припоя. Метод — высокопроизводительный, с высокой точностью поддержания температуры. Недостаток метода заключается в высокой стоимости оборудования и теплоносителя.

Пайка ИК-оплавлением осуществляется за счет энергии инфракрасного излучения. Источниками излучения являются вольфрамовые или йоднокварцевые лампы с фокусирующими рефлекторами и излучающими панелями, создающими равномерный направленный поток излучения в диапазоне длин воли 4...6,24 мкм. После предварительного нагрева и стабилизации температуры подается импульс ИК-нзлучения и происходит оплавление припоя. Установки ИК-системы обеспечивают меньшую скорость роста температуры (5°С/с), чем установки конденсационной пайки (50°С/с). Это снижает вероятность возникновения энергетических напряжений в паяных соединениях. К достоинствам метода можно отнести высокую производительность, возможность осуществления автоматизированного контроля и управления процессом. Процесс может производиться в среде азота или инертных газов.

Лазерная пайка применяется в тех случаях, когда требуются высокая локальность и быстрота процесса нагрева. Точная фокусировка излучения позволяет проводить оплавление припоя в непосредст-

венной близости от термочувствительных материалов.

Пайка нагретым газом заключается в нагреве соединяемых элементов потоками нагретых газов до температуры плавления. Метод является универсальным и может быть использован для демонтажа микросхем. Недостатком является инзкая производительность

6.8. Защита микросхем от электрических воздействий

С течением времени степень интеграции микросхем увеличивается, что связано с развитием технологии, позволяющей уменьшить как сами размеры элементов, так и размеры тех областей, с помощью которых элементы электрически изолируются друг от друга на кри сталле. Такое увеличение плотности компоновки элементов позволяег улучшить электрические и функциональные параметры микросхем, но сопровождается снижением допустимых электрических нагрузок и увеличением чувствительности микросхем к разрядам статического электричества.

Действительно, анализ микросхем, вышедших из строя в процессе производства и испытаний аппаратуры, показывает, что причиной отказов 40...50 % таких микросхем являются электрические перегрузки. У поврежденных микросхем обнаруживается ухудшение крутизны вольт-амперной характеристики или полный пробой р-п перехода, хотя видимых под микроскопом изменений металлизации нет. Чаще других нарушаются эмиттерные переходы. Внешне дефект проявляется в том, что обратный ток возрастает на несколько порядков, а коэффициент усиления по току существенно ухудшается (падает на 70 %). В этом случае электрические перегрузки вызывают необратимые изменения в структуре р-п переходов, приводящие к ухудшению эффективности эмиттера.

Может иметь место частичное или полное выгорание металлизации, образование перемычек между соседними дорожками, а также хорошо видимые следы пробоя р-п переходов на поверхности или под пассивирующим слоем. Для отказавших из-за электрических перегрузок микросхем характерны оплавление, разбрызгивание алюминия (при кипении) и образование короткозамкнутых соседних участков металлизации. Пережоги чаще всего возникают в наиболее «слабых» местах токоведущих дорожек, имеющих уменьшенные площади

поперечного сечения.


Одной из причин отказов микросхем, имеющих указанные дефекты, может быть воздействие разрядов статического электричества, возникающих при выполнении различных технологических операций из-за того, что в производственных условиях широко используются сильно электризующиеся синтетические и другие изоляционные материалы. Кроме того, из-за плохого заземления корпусов приборов и технологического инструмента могут иметь место значительные сетевые наводки.

Возникновение статических зарядов обусловлено несколькими механизмами генерации, величина этих зарядов зависит от многих факторов. Статические потенциалы $U_{\rm c\tau}$ на поверхности диэлектриков независимо от механизма их генерации всегда оказываются пропорциональными удельным поверхностным сопротивлениям материалов ρ_s (табл. 6.3).

Таблица 6.3

Материал	U _{ст} , кВ	ρ _s , Οм
Винипласт	1,32,8	1.1014
Дерево	0,7	1,4.1013
Стекло	0,60,8	9,6.1012
Гетинакс	0,45	4,3.1013

На рис. 6.15 представлена зависимость статических потенциалов для двух видов материалов, широко используемых для спецодежды производственного персонала — лавсана и хлопчатобумажной ткани, от относительной влажности воздуха. Анализируя эти зависимости, следует обратить внимание на то, что статические потенциалы при низкой относительной влажности воздуха (40...50 %) достигают 3.....10 кВ. Статический потенциал на лавсане выше, чем на хлопчатобумажной ткани и сильно зависит от относительной влажности возду-






Рис. 6.15, Зависимость статических потенциалов различных материалов $U_{\text{ст}}$ от относительной влажиости P:

1 — хлопчатобумажная ткань; 2 — лавсан

Рис. 6.16. Зависимость удельного поверхностного сопротивления ов различных материалов, обработанных поверхностно-активными веществами, от времени:

1 — синтетический линолеум; 2 — текстолит; 3 — картон

ха (при влажности 65 % потенциал на хлопчатобумажной ткани равен нулю, в то время как на лавсане он превышает 3 кВ).

При разработке мероприятий по защите микросхем от воздействия разрядов статического электричества пеобходимо учитывать и способность изоляционных материалов сохранять в течение определенного времени накопленные на их поверхности заряды. За время удержания заряда (т,) принято время, в течение которого накопленный статический потенциал уменьшается в 2,3 раза. Время удержания зарядов пропорционально удельным поверхностным сопротивленням материалов. В табл. 6.4 приведены экспериментатьные данише о времени удержания заряда при относительной влажности воздухл. равной 65 %.

При организации производства аппаратуры с применением мик-

Таблица 6.1

Матернал	ту, с	о _s . Ом
Бумага	25	(3,39,8)·1011
Лакированное дерево	1200	1,4.1013
Поливинилхлорид	7800	1,0.1014
Органическое стекло	9000	2,2,1015
Синтетический линолеум	12 000	4,0.1014
	<u> </u>	<u> </u>

росхем исобходимо помкить, что на руках операторов при рыполнении различных технологических операций создаются значительные статические потенциалы — от сотен до нескольких тысяч вольт. Величина и полярность этих потенциалов зависят от множества различных факторов, в числе которых отностиельная влажность воздуха в помещении, материал одежды, материалы покрытия стола, стула технологического и испытательного оборудования, степень изолянии оператора от «земли».

При организации участков производства аппаратуры, в которой используются микросхемы, не рекомендуется применять отделочные материалы с большим удельным поверхностным сопротивлением, Применение для отделки поверхностей производственной мебели, полов, испытательного и технологического оборудования материалов с малым ρ_s (не более $(1...5) \cdot 10^9$ Ом) обеспечивает необходимые условия

для быстрого стекания зарядов статического электричества.

В качестве материалов для покрытий поверхностей может быть рекомендован специальный антистатический липолеум. Сравнительные электрические параметры — удельное поверхностное ρ_s и объемное ρ_v сопротивления в время удержания заряда τ_y — обычного и антистатического липолеума приведены в табл. 6.5. Применение

Таблица 65

Линолеум	ρ _s , οΜ	P ₁ · Om · cm	τ _y , c
Обычный	4.10 ¹⁴	5,9.10 ¹⁷	12 000
Антистати ческий	5.10 ⁶	2,4.10 ⁹	0,5

антистатического линолеума исключает возможность накопления статических зарядов на операторе; контакт руки оператора до выполнения очередной технологической операции с поверхностью, покрытой антистатическим линолеумом, обеспечивает стекание зарядов за 1 с.

Для синжения удельного поверуностного сопротивления покрытий рекомендуется применять поверхностно-активные вещества, например антистатическую пасту «Чародейка», которая наносится тонким слоем на рабочие днэлектрические поверхности столов, испытательного и технологического оборудования и приспособлений, тары для хранения микросхем и сборочных единиц. Она также используется для протирки полов и при стирке хлопчатоб, мажных чехлов для производственной мебели. Увеличение поверхностного сопротивления обработанней поверхности (рис. 6.16) объясняется естественным усыханием и старением пасты, а также стиранием ее при работе. Сопротивление возрастает на порядок величины за 10...15 дней, поэто лу периодичность нанесения пасты должна определяться из конкретных Условий производства. При применении антистатического линолеума и поверхностно-активных веществ для стекания зарядов необходимо создать хороший электрический контакт одной-двух точек поверхности с «землей».

Для сиижения поверхностного сопротивления покрытий рекомендуется поддерживать максимально возможную относительную влажность в производственных помещениях (удовлетворительный резуль

тат может быть достигнут при влажности 65. .70 %).

Для изготовления межоперационной тары рекомендуется использовать материалы с поверхностным сопротивлением 105...108 О... Материал тары может быть покрыт токопроводящей краской. Слон краски не препятствует стеканию зарядов, так как имеет невысо-Koe Os.

Полжен быть обеспечен непрерывный контакт оператора с «землей» через высоковольтный резистор 1 МОм с помощью специального антистатического браслета. Однако надо учитывать, что примене ние антистатического браслета эффективно лишь в том случае, ести рабочее место, тара и приспособления выполнены с применением ма терчалов с малым поверхностным сопротивлением, исключающим накопление на них зарядов стагического электричества. В противно случае вероятность повреждения микросхем велика,

Одежда оператора должна быть изготовлена из хтопчатобумажной ткани, подвергаться стирке с применением антистатическог насты «Чародейка» или другого поверхностно-активного вещества Обувь оператора должна быть на кожаной или полупроводящей ре-

зиновой полошве.

Список литературы

- 1. Аналоговые и цифровые интегральные микросхемы/С В Якубов ский, Н. А. Барканов, Л. И Ниссельсон и др; Под ред. С. В. Яку бовского. — 2-е изд., перераб, и дол. — М.: Радно и связь, 1984 — 431 c.
- 2. Ясен И. Курс цифровой электроники. М · Мир. 1987. 412 с.
- 3. Применение интегральных микросхем в электронной вычислитель ной технике/Под ред Б. Н. Файзулаева. — М.: Радио и связи 1986. — 383 c.
- 4. Титце У., Шлык Қ. Полупроводинковая схемотехника. М.: Мир, 1983, -- 512 c.
- 5. Микропроцессорные комплекты БИС на основе интегральной инжекционной логики/Под ред Э П. Калошкина — $M \cdot P$ адис и связь, 1984. — 246 с.
- 6 Гилмор Ч. М. Введение в микропроцессорную технику: Пер с англ — М: Мир, 1984. — 334 с.

- 7. Соучек Б. Мипропроцессоры и микроЭВМ Пер. с апгл/Под ред А. И Петренко. — М: Сов радно, 1979 — 517 с.
- 8 Архитектура и проектирование микроЭВМ. Организация вычислительных процессов/Под ред. Л Н. Преснухина — М: Высшая школа, 1986 — 495 с
- 9 Полупроводниковые БИС запоминающих устройств/Под ред А Ю Гордонова и Ю А. Дьякова. — М.: Радно и связь, 1986 —

360 c.

- Головин О. В. Раддочриемные устройства Высшая школа. М
- 11. В. А. Казинов. Ю. В. Круглов. БИС КР1015ХК2. Управления частотой настройки радиоприемников//Электронная промышленность — 1984 — Вып 6. — C. 51.
- Верезенко А. И., Гусаков О. И., Корягин Л. Н. и др. БИС для цифрового синтезатора частот//Электронная промышленность. — 1984. — Вып 6 — С 49.
- 13. Garner R., Taylor D.//Microelectronics J. 1986. Vol. 17. P. 5-13.

Приложение

Алфавитно-цифровой указатель микросхем, помещенных в справочник

Типономен т	Стр	^t Тьтсноминз г	Стр	Типономина т	Стр
100ИВ105 10011Д161 100ИД162 100ИД164 100ИЕ136 100ИЕ137 100ИМ18) 100ИП179	91 91 91 91 91 91 91	133ИД1) 133ИД15 133ИД16 133ИЕ2 133ИЕ4 133ИЕ5 133ИЕ6 133ИЕ6 133ИЕ7	52 58 58 59 50 50 50 54 54	133TM7 K134PV6 K134PV6A K134PV6E 134UД3 134UД6 134UE2 134UE5	50 315 54 54 52 49 50 50
100ИП181 100ИР141 100ЛЕ106 100ЛЕ111 100ЛЕ211 100ЛК117 100ЛЛ110 100ЛЛ210	91 90 90 90 92 90 90 91	13311E8 1331/E14 1331/M1 1331/M2 1331/M3 1331/IT2 1331/IT3 133 T4	50 54 50 50 50 53 53 53	134UM4 1341IM5 1344UT2 1344UT4 1344UT3 1344UP1 1344UP2 1344IP5	59 54 53 53 53 50 50 51
100ЛМ101 100ЛМ102 100ЛМ105 100ЛМ109 100ЛП107 100ЛП114 100ЛП115 100ЛП116	91 90 90 90 90 90 90 90	1331P1 1331P13 1331P17 133KII1 133KII2 133KII5 133KII7 133KII7 133KII7	50 54 57 52 52 52 52 48	134FIP8 134KT18 134KT19 134KT10 134.7142 134.7148 134.7161 134.7162	52 68 58 58 48 47 58 58
100ЛП128 100ЛП129 100ЛП216 100ЛС118 100ЛС119 100ПУ124 100ПУ125 100РУ145	90 90 92 90 90 90 90 91	133.71 A2 133.71 A3 133.71 A4 133.71 A6 133.71 A7 133.71 A8 133.71 A10 133.71 A11	48 47 47 49 48 47 47 48	134,7113 134,7191 134,7192 134,7194 134,9M1 134,0111 134,7181 134,7181	58 49 58 49 59 50 50 59
100 P Y 148 100 P Y 410 100 P Y 415 100 T B 135 100 T M 130 100 T M 131 100 T M 133 100 T M 134	91 91 92 91 91 91 91	133.7A12 133.7A15 133.7A1 133.7A3 133.7E1 133.7E3 133.7E5 133.7E6	49 58 49 58 47 48 48 51	134TB14 134TM2 134X.72 134X.73 KP1341/13 KP1341/E2 KP1341/E2 KP1341/ID2 KP1341/ID2	50 50 59 59 52 50 53
100TM173 100TM231 132PY1A KM132PY5A KM132PY8A JM132PY9A KP132P\$ 3A KP132P\$ 4A	91 92 315 315 315 315 315	133.7P1 133.7P3 133.7P4 1331T14 133PT3 133PP31 133PV5 133PV5 133PV7	49 49 49 49 53 50 59 57	КР134ИР8 КР134ЛА2 КР134ЛА8 КР134ЛПЗ КР134ЛР4 КР134СП1 КР134ТМ2 КР134ТМ2	52 48 47 58 49 50 50 59
КР132РУ6А 133АГ1 133АГ3 133ИВ1 133ИЛ1 133ИД3 133ИД4	315 51 51 52 51 52 52	133TB1 133TB15 133TJ1 133TJ1 133TJ3 133TJ3 133TM2 133TM5	5) 51 48 48 51 50 50	K140YJ11 K14 YJ13 K14 YJ17A, B K14 YJ17A, B K140YJ29 K140YJ22 K14 YJ23 140YJ21	349 344 344 358 338 34) 314

Типономина т	Стр	Типономинал	Стр.	Типономи гал	Стр
140¥Д23 14′ УД24 140 УД26А, Б. В 140УД27А, Б. В КР140МД1 КР140УД1 КР149УД5 КР140УД6	349 344 344 344 372 338 338 338	К15511E7 К155ИE8 К155ИE9 К155ИE14 К155ИM1 К155ИM2 К155ИM3 К155ИM3	54 50 52 54 50 50 50 50 53	K155 TP4 K155 TP6 K155 TP6 K155 TP7 K155 TP3 K155 TP21 K155 TP21 22, 23 K155 TP1	49 53 53 5) 59 54
KP140УД7 KP140УД9 KP140УД11 KP140УД11 KP140УД12 KP140УД14 KP140УД16 KP140УД16 KP142EH1	338 338 338 349 352 338 338 459	К155ИПЗ К155ИП4 К155ИР1 К155ИР13 К155ИР13 К155ИР17 К155ИР32 К155ИР32	53 53 54 54 53 57 53 52	K155Py2 K155Py5 K155Py7 K155TB1 K155TB15 K155TJ1 K155TJ2 K155TJ2	50 59 57 50 50 48 48 48
KP142EH2 KP142EH3 K!42EH4 K!42EH5 K!42EH5 K!42EH6 K!42EH6 K!42EH9 K!42EH1	459 459 459 459 459 459 459	K155KH2 K155KH5 K155KH7 K155JA1 K155JA2 K155JA3 K155JA4 K155JA6	52 52 52 48 48 47 47 47	K155TM2 K155TM5 K155TM7 K155TM8 K155XЛ1 KM155 V[3 KM155 V[3] KM155 V[4]	50 50 50 53 59 51 51 52
142EH10 142EH11 154VД1 154VД2 154VД3 K157Д41 K157VД1 K157VД1	459 459 352 349 349 334 354 358	K155ЛA7 K155ЛA8 K155ЛA10 K155ЛA11 K155ЛA12 K155ЛA13 K155ЛA18 K155ЛA18	48 47 47 48 49 49 57 49	KM155HJI8A KM155HJI8E KM155HJI1 KM155HJI2 KM155HJI3 KM155HE2 KM155HE4 KM155HE4 KM155HE5	58 58 58 58 58 50 50 50
К157УДЗ К157УЛ1 К157УН1 К157УП1 К157УП2 К157УП2 К157ХА2 К157ХА2 К157ХА3	358 394 418 394 394 394 394 394	К155ЛДЗ К155ЛЕ1 К155ЛЕ2 К155ЛЕ3 К155ЛЕ4 К155ЛЕ5 К155ЛЕ6 К155ЛЕ6	58 47 48 48 49 48 51 47	КМ155ИЕ6 КМ155ИF7 КМ155ИЕ8 КМ155ИМ1 КМ155ИМ2 КМ155ИМ3 КМ155ИП2 КМ155ИП1	54 54 50 50 50 50 53 53
К157ХП1 К157ХП2 К155АГ3 К155ИВI К155ИД1 К155ИД3 К155ИД4 К155ИД4	394 394 51 52 51 52 52 52 58	K155ЛИЗ K155ЛИБ K155ЛЛ1 K155ЛЛ2 K155ЛН1 K155ЛН2 K155ЛН3 K155ЛН5	47 58 48 57 47 47 47 48	КМ155ИР1 КМ155ИР15 КМ155КП2 КМ155КП5 КМ155КП7 КМ155Л41 КМ155Л42 КМ155Л43	50 53 52 52 52 52 48 48 48
К155HД10 К155ИД11 К155ИД12 К155ИД13 К155ИД15 К155ИЕ1 К155ИЕ2 К155ИЕ4 К155ИЕ5 К155ИЕ5	52 58 58 58 58 58 50 50 5 0 5 0 5 4	K155.7H6 K155.7H4 K155.7H5 K155.7H7 K155.7H8 K155.7H9 K155.7H10 K155.7H11 K155.7H1 K155.7H2	56 48 50 57 51 47 56 56 49 49	КМ155ЛА4 КМ155ЛА6 КМ155ЛА7 КМ155ЛА10 КМ155ЛА10 КМ155ЛА11 КМ157 ГА12 КМ155ЛА13 КМ155ЛД13 КМ155ЛД1 КМ155ЛД1	47 49 48 47 47 48 49 49 58

Типономинал	Стр	Типономинал	Стр	Тапономинал	Стр
KM155,TE1 KM155,TE3 KM155,TH1 KM155,TH3 KM155,TH3 KM155,TH1 KM155,TH1 KM155,TH1 KM155,TH1 KM155,TH1	47 48 47 47 48 47 48 50	K174YP5 K174YP7 K174YP8 K174YP10 K174YP11 K174XA1 K174XA2 K174XA3	376 3 '8 376 376 383 385 398 398	К417ПА2 К427ПА1 500ИВ165 500ИД161 500ИД162 500ИД164 590ИЕ136 500ИЕ160	424 424 91 91 91 91 91
KM155,1118 KM155,1119 KM155,1191 KM155,1194 KM155,1194 KM155,1196 KM155,1197 KM155,1197 KM155,1198	51 47 49 49 49 53 53 60	K174XA6 K174XA9 K174XA10 K174XA11 K174XA12 K174XA14 K174XA15 K174XA16	398 386 398 376 398 398 398 376	500ИЕ137 500ИМ180 500ИП179 500ИП181 500ИР141 500ЛЕ106 500ЛЕ111 500ЛЕ123	91 91 91 91 91 90 90
KM155TB1 KM155TM5 KM155TM7 K157ДA1 K157УД1 K157УД2 K157УД3 K157УЛ1	50 50 50 394 351 358 358 358 334	K174XA17 K174XA19 K174XA20 K176ИД2, 2A K176ИД3 K176ИС1 K176ИЕ2 K176ИЕ3	389 378 376 122 122 119 122 122	590ЛЕ211 590ЛК117 500ЛК121 500ЛЛ110 500ЛЛ210 500ЛМ101 500ЛМ102 500ЛМ105	92 90 90 90 91 90 90
K157YH1 K157YH1 K157YH2 K157XA1 K157XA2 K157XA3 K15/XH1 K157XH2		K176ИЕ4 K176ИЕ5 K176ИЕ12 K176ИЕ13 K176ИЕ18 K176ИЕ18 K176ИР3 K176ИР4	122 122 123 123 123 123 123 123 120	560ЛМ109 500ЛП107 500ЛП112 500ЛП115 500ЛП116 500ЛП128 500ЛП129 500ЛП216	90 92 90 90 90 90 90
174yp9 K174AФ1 K174AФ4 K174AФ5 K174FJ1 K174FIC1 K174FIC4 K174YK1	398 390 376 376 390 398 376 376	К176ЛП1 К176ЛП4	123 119 122 122 119 119 122 122	500ЛС118 500ЛС119 500ПУ124 500ПУ125 500РЕ149 500РТ416 500РУ145 500РУ148	90 90 90 90 91 92 91 91
K174YH3 K174VH4A,5 K174VH5 K174VH7 K174VH8 K174VH9A,5 K174VH10A,5 K174VH11	418 413 413 413 413 413 413 413	K176ЛС1 K176ПУ1 K176ПУ2 K176ПУ3 K176ПУ5 K176РМ1 K176РУ2A,2Б K176TM1	122 123 113 119 123 119 120 119	500PY410 500PY415 500TB135 500TM130 500TM131 500TM133 500TM134 500TM173	91 92 91 91 91 91 91
K174YH12 K174YH14 K174YH15 K174YH18 K174YH19 K174YH1 K174YP1 K174YP2 K174YP3 K174YP3 K174YP4	413 413 413 413 413 413 376 376 376 398 376	KM185Py7 KM185Py8 KM185Py10 KP185Py9 K190KT1 K190KT1 K190KT2 K190KT2 K190KT2 K190KT3 K417ПA1	315 315 315 315 453 453 453 453 453 453 4453	500TM231 K500HB165 K500HД161 K500HД162 K500HД164 K500HE136 K500HE180 K500HE187 K500HE137 K500HM180	92 91 91 91 91 91 91 91 91

					
Типономинал	Стр.	Типономинал	Стр	Типономинал	Стр
K5001/1179 K5001/1181 K5001/1141 K5001/1E166 K500M//1E166 K500T//1E166 K500//1111 K500//1E123	91 91 91 90 90 90 90	K500TM173 K500TM1231 K500M TM231 K500T TM231 5031/E3 K521CA5 KP521CA4 K525TC2	91 92 92 92 122 362 362 369	53)TM2 53)TM8 53)TM9 K530FF1 KP531AF13 KP531AF13 KP531AF14 KP531BF1	50 53 53 51 57 54 54 57
K500M JE123 K500JE211 K500T JE211 K500JK117 K500JK121 K500JK121 K500JJK121 K500JJI110	92 92 92 90 90 90 90	КМ525ПС3 КР525ПС1 530АП2 530АП3 530АП4 530ГГ1 530ИД7 530ИД7	369 369 57 54 54 51 51	КР531ГГ1 КР5311/Д7 КР5311/Д14 КР531ИЕ14 КР531ИЕ14 КР531ИЕ17 КР531ИЕ18 КР531ИК1	51 51 51 52 54 53 52 57
K500M JJ110 K500T JJ110 K500JJ1210 K500T JJ210 K500T JJ210 K500JM101 K500JM102 K500JM105 K500M JM105	90 90 91 91 90 90 90	53)ИЕ14 530ИЕ15 530ИЕ16 530ИЕ17 539ИПЗ 530ИП4 530ИП5 530ИР11	54 54 53 53 53 53 55 54	KP53111K2 KP531HII4 KP531HII5 KP531HII10 KP531HII110 KP531HII12 KP531HII18 KP531HII18	57 53 55 57 54 54 57 57
К500Т ЛМ105 К500ЛМ109 К500М ЛМ109 К500М ЛП107 К500М ЛП107 К500ЛП114 К500М ЛП114 К500ЛП115	90 90 90 90 90 90 90	530 MP12 530 MP22 530 MP23 530 MP24 530 K MP2 530 K MP2 530 K MP2 530 K MP2	54 56 56 56 52 52 51 55	KP53114P20 KP5314P22 KP5314P22 KP5314P23 KP531KIT2 KP531KIT7 KP531KIT1 KP531KIT11 KP531KIT11	57 56 56 56 52 52 55 55
K500ЛП128 K500ЛП129 K500ЛП216 K500Т ЛП216 K500ЛС118 K500ЛС119 K500ЛС119 K500ЛС119	90 90 92 92 92 90 90	530КП14 530КП15 530ЛА1 530ЛА2 530ЛА3 530ЛА4 530ЛА9 530ЛА13	55 55 48 48 47 47 47 49	KP531KП14 KP531KП15 KP531KП16 KP531KП16 KP531A12 KP531A2 KP531A3 KP531A4 KP531A4	55 55 52 52 48 47 47 48
K500 II Y 125 K500 P E 149 K500 P I 416 K500 P Y 415 K500 P Y 415 K500 P Y 415 K500 T B 135 K500 M T B 135	90 91 92 91 91 92 91	530,ЛА16 530,ЛА17 530,ЛЕ1 530,ЛИ3 530,ЛИ1 530,ЛН1 530,ЛН2 530,ЛН2	51 58 47 47 48 47 47 47 50	КР531ЛА9 КР531ЛА12 КР531ЛА13 КР531ЛА17 КР531ЛА17 КР531ЛА19 КР531ЛЕ1 КР531ЛЕ1	47 49 49 51 58 51 47 55
K500 TM130 K500M TM130 K500M TM131 K500M TM131 K500T TM131 K500TM133 K500M TM133 K500T TM183 K500TM134 K500M TM134	91 91 91 91 91 91 91 91 91	530, TP9 530, TP10 530, TP11 530, TP11, TA 530, TP11, TA 530, TP15 530, TP15 530, TP15 530, TP15 530, TP15 530, TP15 530, TP15 530, TP15	49 49 57 50 50 51 51 51	KP531.7H3 KP531.7H1 KP531.7H1 KP531.7H5 KP531.7P10 KP531.7P10 KP531.7P11 KP531.7P11 KP531.7P12 KP531.PY3 KP531.PY3 KP531.PY9	47 47 47 50 49 49 50 50 54 55

Типономинал	1	канниснопиТ Типономинал	Стр	 Типономинал	Стр.
KP531CIT1 KP531TB:) KP531TB:0 KP531TB:10 KP531TJ:3 KP531TJ:3 KP531TJ:3 KP531TJ:3 KP531TJ:3 KP531XJ:1	59 51 51 51 51 51 50 53 59	533KП13 533KП14 533KП15 533KП16 533KП16 533JA1 533JA2 533JA2	56 55 55 52 56 48 48 48	K554CA2 K554CA3 K554CA4 K535AF3 K355AF4 K555AF13 K555AF14 K555AF15	362 362 362 51 54 54 54 55
533 АГЗ 533 АГЗ 533 АГЗ 533 АПЗ 533 АПЗ 533 АПБ 533 АПБ 533 ИВ2 533 ИВ2 533 ИВЗ	51 54 54 55 55 55 56 52	533 Л А4 533 Л А6 533 Л А7 533 Л А9 533 Л А10 533 Л А12 533 Л А13 533 Л Е1	47 49 48 47 47 49 49 40	К555АП6 К555ВЖ1 К555ИВ1 К555ИВ3 К555ИВ8 К555ИД4 К555ИД5 К555ИД5	55 57 52 52 55 52 52 49
533ИВ8 533ИД3 533ИД4 533ИД5 533ИД6 533ИД7 533ИД10 533ИД18	55 52 52 52 49 51 52 55	533,7 E4 533,7 H3 533,7 H3 533,7 H6 533,7 H1 533,7 H1 533,7 H2 533,1 H2	49 47 47 48 48 47 47 58	K555HД7 K555HД10 K555HД18 K555HE2 K555HE5 K555HE6 K555HE7 K555HE10	51 52 55 50 50 54 54 52
533HE5 533HE6 533HE9 533HE9 533HE10 533HE13 533HE14 533HE15	50 54 54 52 52 54 54 54	533,ЛП5 533,ЛП8 533,ЛР4 533,ЛР11 533,ЛР13 533,СП1 533,СП1 533,ТВ6 533,ТВ9	50 51 49 49 49 50 51	K555HE13 K355HE14 K555HE15 K555HE18 K555HE19 K555HM5 K555HM6 K555HM6 K555HM7	54 54 54 52 56 53 55 56
5331/E19 5331/M5 5331/M6 5331/M7 5331/173 5331/174 5331/175 5331/177	56 53 55 56 53 53 55 55	533T.J2 533TM2 533TM7 533TM8 533TM9 533TP2 KM533UP32 537PY2A	48 50 50 53 53 55 53 315	K555ИПЗ K355ИП5 K355ИП6 K355ИП7 K355ИР9 K555ИР10 K355ИР15 K355ИР15	53 55 55 55 52 52 53 56
533ИП9 533ИП12 533ИП13 533ИР8 533ИР9 533ИР10 533ИР15	56 59 59 52 52 52 54 53	537PY8A 537PY9A 537PY13 537PY14 KP537PY3E KP537PY8A K538YH1 K538YH3	315 316 315 315 315 315 418 418	K555HP22 K555HP23 K555HP26 K555HP27 K555HP30 K555HP35 K555KP2 K555KP12 K555KP17	56 56 57 56 53 53 52 52
533HP16 533HP22 533HP23 533HP25 533HP26 533HP27 533HP28 533HP30	56 56 56 57 57 56 56 55	541PE1 K541PY1A KP541PY2A 543KH1 543KH2 KP544Y J1 KP544Y J2 K548YH1	316 315 315 453 453 338 349 418	K555K∏11 K555K∏12 K555K∏13 K555K∏14 K555K∏15 K555K∏16 K555K∏17 K555K∏17	5 5 5 5 5 6 5 5 55 52 5 6 48
533ИР32 533ИР35 533ҚП2 533ҚП1 533ҚП11 533ҚП12	53 55 52 52 55 55	K548УН3 KM551УД1А, Б KM551УД2 K553УД1 K553УД2 K554CA1	418 344 358 338 338 362	Қ555ЛА2 Қ555ЛА3 Қ555ЛА4 Қ555ЛА6 Қ555ЛА7 Қ555ЛА10	48 47 47 49 48 47

Типономинал	Стр.	Типономинал	Стр.	1	Стр
K555.ЛА11 K555.ЛА12 K555.ЛЕ1 K555.ЛЕ1 K555.ЛЕ4 K555.ЛИ1 K555.ЛИ2 K555.ЛИ4 K555.ЛИ4 K555.ЛИ4 K555.ЛИ1 K555.Л11 K555.Л11 K555.Л11 K555.Л15 K555.Л15	48 49 49 47 49 47 47 47 48 48 48 47 47 50 51	КМ555ЛИЗ КМ355ЛИ4 КМ355ЛИ4 КМ555ЛИ6 КМ555ЛИ1 КМ555ЛН1 КМ555ЛП5 КМ555ЛП2 КМ555ЛР13 КМ555ЛР13 КМ555ТЛ2 КМ555ТЛ2 КМ555ТЛ9 КМ555ТЛ9 КМ555ТЛ9 КМ555ТЛ9 КМ555ТЛ9 КМ555ТЛ9	47 48 48 48 47 47 50 51 49 49 48 53 53 53 517 317	K561.JTT2 K561.JTT3 K561.JTT3 K561.JT7 K561.JT7 K561.JT7 K561.JT7 K561.JT7 K561.CA1 K561.CA1 K561.TM1 K561.TM2 K561.TM3 K561.TM3 K561.TM3 K561.TP2 564.AC1 564.CT1	120 122 119 120 123 123 120 315 121 120 120 120 120 120
K555.JP4 K555.JP11 K555.JP13 K555.P13 K555.P13 K555.TB6 K555.TB9 K555.TB9 K555.TM2 K555.TM9 K555.TM9 K555.TM9 K555.TM9 K555.TM9 K555.TM9 KM555.AF3 KM555.AF3 KM555.AF3	49 49 59 50 51 51 48 50 53 53 55 51 54 54 52	556PT4 556PT5 556PT6 556PT7 KP556PT1 KP556PT2 KP356PT4 KP556PT14 KP556PT12 KP556PT12 KP556PT13 KP556PT15 KP556PT15 KP556PT16 KP556PT16 KP556PT16	316 317 317 317 317 317 316 317 317 317 317 317 317 317 317	564ИД1 564ИД4 564ИД5 564ИЕ1 564ИЕ10 564ИЕ14 564ИЕ14 564ИЕ15 564ИЕ19 564ИК1 564ИК2 564ИМ1 564ИП2 564ИП1 564ИП2	120 120 120 119 121 121 120 123 123 123 119 121 121 121 121
KM55511Д4 KM55514Д16 KM55514Д10 KM55514Д10 KM55514E19 KM55514E19 KM55514E19 KM55514E14 KM55514E17 KM55514E17 KM55514E18 KM55514E10 KM55514E10 KM55514E10 KM55514E10 KM55514E10 KM55514E10 KM55514E10 KM55514E10 KM55514E10	52 49 55 55 55 56 55 56 55 52 52 54 55 52 55 55 56 56 57 57 57 57 57 57 57 57 57 57 57 57 57	558PP1 KP558PP1 KP558PP2A K561 HД1 K561 HE1 K561 HE10 K561 HE10 K561 HE19 K561 HE19 K561 HM1 K561 HM1 K561 HM1 K561 HM1 K561 HM1 K561 HM2 K561 HM2 K561 HM2 K561 HM2 K561 HM2	317 318 120 119 121 121 122 123 123 124 129 121 121 123 129 121 121 121 121 121 122	56441П6 5644Р1 5644Р2 5644Р2 5644Р1 5644Р12 564ИР13 564ИР13 564КП1 564КП2 564КП3 564ЛА7 564ЛА8 564ЛА9 564ЛА9 564ЛЕ5	121 119 119 120 120 121 123 123 120 120 120 119 119 119 119
KM5551P22 KM5551P26 KM555KP115 KM555KR115 KM555JA1 KM555JA2 KM555JA2 KM555JA3 KM555JA4 KM555JA11 KM555JA11 KM555JA11 KM555JA11 KM555JA11 KM555JA11 KM555JA14 KM555JA11	56 57 55 56 48 48 47 47 47 48 49 49 47	К561ИРЭ К561ИР11 К561КП1 К561КП2 К561КП2 К561ЛА7 К561ЛА8 К561ЛА8 К561ЛЕ6 К561ЛЕ6 К561ЛЕ10 К561ЛЕ10 К561ЛЕ10	120 121 123 120 120 120 119 119 119 119 119 119 121 120 122	564, JE6 564, JE10 564, JE10 564, JE12 564, JE12 564, JE13 564, JE	11.9 11.9 12.1 12.0 12.0 12.2 12.2 11.9 12.0 12.1 12.3 12.3 12.3 12.3 12.0 31.5

Типономинал	Стр.	Типономинал	Стр.	Типоломинал	Стр
K1500JII114 K1500JII112 K1500JII118 K1500JII18 K1500JIV124 K1500TV125 K1500PY415 K1500PY415 K1500TM130 K1500TM131 KA1508XJII I515XMI K1520XMI K1520XMI K1530JIE8	90 92 90 90 90 90 92 92 91 91 410 317 317 317	КР1531 ТМ2 КР1531 ТМ8 КР1531 ТМ9 1533 ИД4 1533 ИД4 1533 ИД7 1533 ИД17 1533 ИП3 1533 ИП5 1533 ИП1 1533 ИР31 1533 ИР31 1533 ИР33 1533 ИР32 1533 ИР32 1533 ИР32 1533 ИР31 1533 ИР31 1533 ИР31 1533 ИР31 1533 ИР31 1533 ИР31	53 53 52 52 51 59 53 55 55 57 57 57 52 52	1564H U3 1564HE6 1564HE7 1564JA1 1564JA2 1564JE1 1564JE1 1564JH1 1564JH1 1564JH1 1564JH1 1564TM2 1564TM2 1564TM5 KP1601PP1 KP1601PP8 KA1603PE1 1604PV1	122 122 122 122 121 121 122 122 122 122
1530 ЛИТ 1530 ЛИТ 1531 АПЗ 1531 АПЗ 1531 АПЗ 1531 ИДТ 1531 ИДТ 1531 ИПЗ 1531 ИПЗ 1531 КПТ 1531 ЛАЗ	57 57 54 54 51 53 53 52 55 55 52 48 47	1533KП11 1533KП12 1533KП14 1533KП15 1533,7A1 1533,7A2 1533,7A3 1533,7H1 1533,7H2 1533,7H3 1533,7H2 1533,7H3 1533,7H4 1533,7P4 1533,7P4 1533,7P13 1533,7P13 1533,7P13	55 55 55 55 55 48 48 47 47 58 49 49 49	KM1608PT1 KM1608PT2 K1800BA4 K1800BA7 K1800BB2 K1800BP3 K1800BT3 K1800BT1 K1800BT1 K1800BT1 K1800BM1 KP1801BM1 — 030 KP1801BM1 — 033 KP1801BM1 — 034 KP1801BM1 — 035 KP1801BM1 — 035 KP1801BM1 — 035 KP1801BM1 — 035	317 317 318 198 191 195 188 193 200 196 204 206 208 213 217 316 230
1531.71A4 1531.71E1 1531.71E1 1531.71E1 1531.71E1 1531.71E0 1531.71E0 1531.71E1	47 47 47 48 49 50 51 50 53 54 54 51	1533TB15 1533TP15 1533TP1 KP1533.TA2 KP1533.TA1 KP1561AF1 KP15614G6 KP15614G1 KP15614E20 KP15614E20 KP15614E21 KP15614P14 KP15614P15 KP1561KF11 KP1561KF11 KP1561KF11	51 55 48 48 47 120 121 121 121 121 121 121 121 120 120	KM1802BP4 KM1802BP5 KM1802BB1 KP1802BB1 KP1802BP3 KP1802BC1 KP1802BC1 KM1802BC1 KM1804BA1 KM1804BA2 KM1804BA3 KM1804BH1 KM1804BH1 KM1804BP2 KM1804BP2 KM1804BC1 KM1804BC1	232 233 226 224 228 221 222 255 257 257 264 271 264 239 241
КР15311-Д14 КР15311-М6 КР1531-КП2 КР1531-КП1 КР1531-ЛА1 КР1531-ЛА1 КР1531-Л11 КР1531-Л11 КР1531-Л15 КР1531-Л15 КР1531-Л15 КР1531-Л10 КР1531-Л10 КР1531-Л10 КР1531-Л10 КР1531-Л10 КР1531-Л10	51 55 52 52 48 47 47 47 47 48 50 49 51	KP1561KIT3 KP1561KIT4 KP1561KIT4 KP1561JA59 KP1561JE56 KP1561JE16 KP1561JE10 KP1561JI14 KP1561JI14 KP1561JI14 KP1561JI14 KP1561JI14 KP1561JI14 KP1561JI14 KP1561JI14	121 121 120 119 119 119 120 120 120 121 120 120 120 121	KM1804BY1 KM1804BY2 KM1804BY3 KM1804BY4 KM1804BY5 KM1804HP1 KM1804HP2 KM1804HP3 KP1810BF89 KP1810BF88 KP1810BM86 KP1810F084 KM1814BE3 KM1816BE48 KM1816BE48	244 244 247 248 268 251 259 260 283 281 275 284 280 287 291

Оглавление

Предисловие	3
Глава 1. Терминология в микроэлектронике, классификация и вопросы конструирования интегральных микросхем .	4
1.1. Развитие терминологии 1.2. Терминология в микроэлектронике согласно ГОСТ 17021—88 1.2.1. Микросхемы, элементы, компоненты	4 5 5
1.2.2. Элементы консгрукции микросхем	5 7 7 9
1.4. Система условных обозначений микросхем 1.5. Типовые корпуса микросхем	10 16 22
Глава 2. Цифровые интегральные микросхемы	
2.1. Назначение и применение	22 23
ровых микросхем 2.4. Схемы транзисторно-транзисторной логики	26
2.4. Схемы транзисторно-транзисторной логики	30 43 46
рий ТТЛ	46
2.5. Микросхемы эмиттерно-связанной логики 2.5.1. Функциональный состав микросхем серий ЭСЛ 2.5.2. Основные электрические параметры микросхем серий ЭСЛ 2.5.3. Некоторые особенности применения микросхем се-	87 89 101
рий ЭСЛ 2.6. Цифровые микросхемы на МОП-транзисторах 2.6.1 Принцип работы микросхем на р-канальных МОП-	108
2.6.1. Принцип работы микросхем на р-канальных МОП- транзисторах	109 111 114
рах	116 118 140 140
2.7.1. Интегральная инжекционная логика 2.7.2. МОП-схемы с п-каналами	141
Глава 3. Микропроцессоры и микроЭВМ	142
3.1. Микропроцессоры	142 142
	493

	3.1.2. Основные характеристики МПК Микропроцессорный комплект серии КР580 3.2.1. Микросхема КР580ВМ80А 3.2.2. Микросхема КР580ВВ51А 3.2.3. Микросхема КР580ВИ53 3.2.4. Микросхема КР580ВИ53 3.2.4. Микросхема КР580ВИ57 3.2.6. Микросхема КР580ВН57 3.2.6. Микросхема КР580ВН59 3.2.7. Микросхема КР580ГФ24 3.2.8. Микросхема КР580ВК28 и КР580ВК 3.2.9. Микросхема КР580ИР82 и КР580ИР8 3.2.10. Микросхемы КР580ВА86 и КР580ВА 3.2.11. Микросхемы КР580ВС75					143
3.2.	Микропроцессорный комплект серии КР580					145
	3.2.1 Muknocxema KP580BM80A					143
	3.2.2. Миклосхема КР580ВВ51А					151
	3 2 3 Микросуема КР580ВИ53	-				151
	3.0.4 Makrockowa KD580RR55A	•	•	•		158
	2.0 F Manus Courses WDE SOD TE7		•		•	158
	0.2.5. MINKPOCKEMA REGOODIST.	•		•	•	100
	3.2.6. Микросхема КРОООБЛОЧ	-	•	•	•	133
	3.2.7. Микросхема КР5801 Ф24		•	•	•	100
	3.2.8. Микросхема КР580ВК28 и КР580ВК	38		•		10:
	3.2.9. Микросхемы КР580ИР82 и КР580ИР	83				165 167 167
	3.2.10. Микросхемы КР580ВА86 и КР580ВА	487				15.
	3.2.11. Микросхема КР580ВГ75					
	3.2.11. Микросхема КР580ВГ75 3.2.12. Микросхема КР580ВВ79 Микропроцессорный комплект серии КР588 3.3.1. Микросхема КР588ВС2 3.3.2. Микросхема КР588ВГ1					170
3.3.	Микропроцессорный комплект серин КР588					173
,	3.3.1 Микросхема КР588ВС2					174
	3.3.2 Muknocyema KP588BV2	•	·	•	•	176
	3 3 3 Mukhacyana KD588RF1	•	•	•	•	178
	3.3.3 Микросхема КР588ВГ1		•	•	•	181
	2.25 Muunooyovo KDE99DA1	•	•	•	•	182
	2.2.6 Микроскема КР300DA1	•	•		•	
0.4	3.3.6. Микросхема КР588ВГ2 Микропроцессорный комплект серии К1800	•	•	•	•	153
3.4.	микропроцессорный комплект серии К1800			•	•	186
	3.4.1. Микросхема К1800ВСТ				•	188
	3.4.2. Микросхема К1800ВБ2					191
	3.4.1. Микросхема К1800ВС1 3.4.2. Микросхема К1800ВБ2 3.4.3. Микросхема К1800ВБ2 3.4.4. Микросхема К1800ВТ3 3.4.4. Микросхема К1800ВР8 3.4.5. Микросхема К1800ВП6 3.4.6. Микросхема К1800ВА4 3.4.7. Микросхема К1800ВА7 3.4.8. Микросхема К1800ВА7 Микросхема К1800ВУ1 Микропоссорный комплект серии КР1801 3.5.1. Микросхема КР1801ВМ1					193
	3.4.4 Микросхема К1800ВР8					193
	3.4.5. Микросхема К1800РП6					193
	3.4.6. Микросхема К1800BA4					198
	3.4.7. Микросхема К1800ВА7					19:
	348 Muknocxema K1800BV1			-		200
3.5	Микропронессорный комплект серии КР1801	•	•	•	•	202
U .U.	3.5.1. Микросхема КР1801ВМ1	•	•	•	٠	204
	359 Murpoevens KD1801BD1 020	•			•	206
	2.5.2 Marracarona L'D1901DT1 022		•	•	•	208
	0.0.5 Minkpockema KP1001DH1-055		•	•	•	213
	3.5.4. MIKPOCXEMA KP1801B111-034		•		•	213
	3.5.5. Микросхема КР1801В111-035				٠	217
3.6.	Микропроцессорный комплект серии КР(К/	M) I	802			219
	3.6.1. Микросхема КР1802ВС1					221
	3.6.2. Микросхема КР1802ИР1 3.6.3. Микросхема КР1802ВР1 3.6.4. Микросхема КР1802ВВ1 3.6.5. Микросхема КР1802ВР3 3.6.6. Микросхема КР1802ВР4 3.6.7. Микросхема КМ1802ВР4 3.6.8. Микросхема КМ1802ВР5 3.6.8. Микросхема КМ1802					222 224
	3.6.3. Микросхема КР1802ВР1					224
	3.6.4. Микросхема КР1802ВВ1				_	226
	3.6.5 Микросхема КР1802ВР3					226 223
	3.6.6 Meknocyema KM1802BD4	•	•	•	•	2 30
	367 Mukpocyewa KM1802RP5		•	•	•	232
	3.6.8. Микросхема КМ1802ИМ1	•	•	•	•	232 233
97	3.6.8. Микросхема КМ1802ИМ1 Микропроцессорный комплект серии КМ(К	ו נכו	en.	•	•	235
S.7.	микропроцессорный комплект серии кмі к	P) 1	004		٠	230
	3.7.1. Микросхема КМ1804ВС1	•		•	٠	
	3.7.2. Микросхема КМ1804ВС2 3.7.3. Микросхемы КМ1804ВУ1 и КМ1804В					241
		35°2				244
	3.7.4. Микросхемы КМ1804ВУЗ					247
	3.7.5. Микросхема КМ1804ВУ4					248
	3.7.6. Микросхема КМ1804ИР1					251
	3.7.7. Микросхема КМ1804ВР1					$\frac{251}{252}$
	3.7.5. Микросхема КМ1804ВУ4 3.7.6. Микросхема КМ1804ИР1 3.7.7. Микросхема КМ1804ВР1 3.7.8. Микросхема КМ1804ВР2 3.7.9. Микросхема КМ1804ВР2					2 53
	379 Mukpocxema KM1804BA1		•	•	•	255

**************************************	057
3.7.10. Микрос хема К М1804ВА2	. 257
3.7.11. Микросхема КМ1804ВАЗ	. 258
3.7.12. Микросхема КМ1804ИР2	. 259
3.7.13. Микросхема КМ1804ИРЗ	, 260
3.7.14, Микросхема КМ1804ГГ1	. 262
37.15. Микросхема КМ1804ВН1	. 264
3.7.16. Микросхема КМ1804ВРЗ	265
0.7.10. Manpockema K.M1004DF5	$\frac{263}{268}$
3.7.17. Микросхема КМ1804ВУ5	•
3.7.18. Микросхема КМ1804ВЖ1	. 271
3.8. Микропроцессорный комплект серии КР1810	. 274
3.8 1. Микросхема КР1810BM86	. 275
3.8.2. Микросхема КР1810ГФ84	280
3.8.3. Микросхема КР1810ВГ88	231
3.8.4. Микросхема КР1810ВГ89	283
3.8 1. Микросхема КР1810ВМ86	284
3,0.5, MIKPOCZEMA KPIOTOBITOSA	200
8.9. Однокристальные микроЭВМ з 9.1. Однокристальные микроЭВМ серии КМ(КР) 181	200
39.1. Однокристальные микроЭВМ серии КМ(КР) 181-	4 286
3.9.2. Однокристальные микроЭВМ серии КМ1816 .	. 290
3.9.3. Однокристальные микроЭВМ серии КР1820 .	. 294
- · · · · · · · · · · · · · · · · · · ·	
Глава 4. Интегральные микросхемы запоминающих усл	
ройств 4.1. Основные характеристики 4.2. Элементы запоминающих устройств	. 293
41 OCHODULO VADOVITORIJETIJE	298
4.1. Ochobnic Adpartepherikh	300
4.2. Элементы запоминающих устроиств	. 500
4.4.1. Запоминающие элементы на опполярных транзп	-
сторах 4.2 2. Запоминающие элементы на МОП-транзистора	, 300
4.2 2. Запоминающие элементы на МОП-транзистора	x = 302
4.2.3. Запоминающие элементы на КМОП-транзистора	x 305
4.2.4. Запоминающие элементы на МНОП-транзистора	$\hat{x} = 305$
4.3. Типы запоминающих устройств	306
1.0. Third Sanominatomina yelponets	309
4.3.1. Оперативные запоминающие устройства	
4.3.2. Постоянные запоминающие устройства	. 312
4.4. Основные серии микросхем запоминающих устройств и и	
функциональный состав	. 314
Глава 5. Аналоговые интегральные микросхемы	328
глава э. Аналоговые интегральные микросхемы	. 320
5.1. Назначение и применение	328
5.2. Операционные усилители	328
5.9.1 V recombusering	323
5.2.1. Классификация 5.2.2. Универсальные операционные усилители	335
5.2.2. Универсальные операционные усплители	
5.2.3. Прецизионные операционные усилители	. 342
5.2.4. Быстродействующие операционные усилители	, 347
5.2.5. Микромощиые и регулируемые операционные усл	-
лители	. 351
5.2.6. Мощные и высоковольтные операционные усилител	н 355
5.2.7. Многоканальные операционные усилители .	356
5.2 Voluments of the state of t	360
5.3. Компараторы 5.4. Аналоговые перемножители	. 368
э.4. Аналоговые перемножители	
5.5. Микросхемы для теле- и радиоприемных устройств .	375
5.5.1. Микросхемы для телевизионных приемников	, 375
5.5.2 Микросхемы для радиоприемников и магнитофоно	B 397
553 Усилители низкой пастоты	412
5.5.3. Усилители низкой частоты 5.6. Интегральные цифро-аналоговые и аналого-цифровые пре	
образовато же	. 421
образователи	422
о.о.т цифро-аналоговые преооразователи	. 442
	495

				432
5.6.3. Устройство выборки и хранения анал-	orob	ых с	IIL-	
налов				445
5.7. Аналоговые ключи и коммутаторы				447
5.8. Интегральные стабилизаторы напряжения			•	455
Глава 6. Рекомендации по конструктивно-технол	поги	ческо	му	
применению микросхем			-	463
6.1. Надежность микросхем и радиоэлектронной	аппа	арату	ры	463
6.2. Обеспечение надежности радиоэлектронной апп				
этапе серийного производства				464
6.2.1. Информативная система управления ка	ичест	гвом		464
6.2.2. Отбраковочные испытания аппаратурн				465
6.3. Воздействие внешних факторов при производс	тве	аппа	pa-	
туры				467
6.4. Формовка и обрезка выводов				470
6.5. Лужение и пайка				472
6.6. Установка микросхем на печатные платы .				474
6.7. Поверхностиый монтаж микросхемы	•			475
6.8. Защита микросхем от электрических воздействи	นั		•	480
Приложение			•	485
CHUCOS TUTODOTUTOS		• .	•	481
Chileok Mateparyph			•	40 9

Справочное издание

ЯКУВОВСКИП СЕРГЕЙ ВИКТОРОВИЧ, НИССЕЛЬСОН ЛЕВ ИОНОВИЧ, КУЛЕШОВА ВАЛЕНТИНА ИВАНОВНА и др.

ЦИФРОВЫЕ И АНАЛОГОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ

Справочник

Заведующий редакцией Ю. Н. Рысев Редактор М. М. Лисина Переплет художника В. Ф. Громова Художественный редактор Н. С. Шенн Технический редактор Г. З. Кузнецова Корректор Л. А. Буданцева

ИБ № 1671

Сдано в набор 30.03.89. Подписано в печать 04.10.89. Т-13995. Формат 84×1081/₁₂. Бумага типограф. № 2. Гарнитура литературная, **П**ечать высокая. Усл. печ. л. 26.04. Усл. кр. отт. 26.04. Уч. над. л. 32.92. Доп. тир. 170000 эк Изд. № 22122. Зак. № 300. Цена 2 р

Издательство «Радно и связь». 101000, Москва, Почтамт, а/я 693 Владимирская типография Госкомитета СССР по печати 600000, г. Владимир, Октябрьский проспект, д. 7